技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供了一種基于電容充放電結(jié)構(gòu)的串行PWM信號(hào)解碼電路，包括：時(shí)序邏輯產(chǎn)生電路，輸入端接收PWM差分信號(hào)，并產(chǎn)生時(shí)序邏輯信號(hào)；至少兩個(gè)電容充放電解碼模塊，輸入端分別與時(shí)序邏輯產(chǎn)生電路的輸出端連接，根據(jù)時(shí)序邏輯信號(hào)進(jìn)行充放電；解碼過(guò)程中電容充放電解碼模塊的充放電電容在充放電之前的電壓為共模電壓VCM，在充放電結(jié)束后充放電節(jié)點(diǎn)的電壓為VC，通過(guò)判斷二者的電壓差極性識(shí)別PWM信號(hào)從而解碼。本發(fā)明還提供了一種基于電容充放電結(jié)構(gòu)的串行PWM信號(hào)解碼方法。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，無(wú)需同步碼流，避免了復(fù)雜的CDR及過(guò)采樣結(jié)構(gòu)的使用，實(shí)現(xiàn)了不同速率下的PWM信號(hào)解碼，提高了信號(hào)傳輸效率降低了功耗。

技術(shù)研發(fā)人員：李智;趙建中;周玉梅;辛衛(wèi)華
受保護(hù)的技術(shù)使用者：中國(guó)科學(xué)院微電子研究所
技術(shù)研發(fā)日：2017.03.20
技術(shù)公布日：2017.07.14