本實用新型涉及信息技術(shù)領(lǐng)域，特別涉及一種算力芯片電壓穩(wěn)定控制裝置和算力板系統(tǒng)電壓穩(wěn)定控制裝置。

背景技術(shù)：

在算力板設(shè)計的時候，由于每組算力芯片的電流很大，需要的組數(shù)很多，因此，每組算力芯片的供電通過串聯(lián)分壓的方式級聯(lián)下去。但由于生產(chǎn)的算力芯片每個晶圓的漏電流不一致，導(dǎo)致每顆芯片的阻抗不一致，供電電壓不一致，這會使算力過程中系統(tǒng)可能讀取不到算力芯片的數(shù)據(jù)和ID，導(dǎo)致該算力芯片的數(shù)據(jù)丟失，整個算力板的數(shù)據(jù)結(jié)果不準(zhǔn)確的情況。因此，需使每個算力芯片的電壓保持穩(wěn)定和一致。

技術(shù)實現(xiàn)要素：

本實用新型的目的是提供一種算力芯片電壓穩(wěn)定控制裝置和算力板系統(tǒng)電壓穩(wěn)定控制裝置，解決現(xiàn)有算力芯片阻抗或電壓不一致的問題。

為解決上述問題，本實用新型實施例提供一種算力芯片電壓穩(wěn)定控制裝置，包括阻抗控制單元，所述阻抗控制單元包括阻抗檢測模塊、阻抗切換模塊和MCU，

所述阻抗檢測模塊，耦接算力芯片和所述MCU，用于檢測算力芯片的阻抗值并反饋至MCU；

所述MCU，用于接收所述阻抗檢測模塊檢測到的算力芯片的阻抗值，將檢測到的阻抗值和預(yù)設(shè)阻抗值進(jìn)行比較，根據(jù)比較結(jié)果發(fā)送阻抗切換信號；

所述阻抗切換模塊，耦接算力芯片和所述MCU，用于響應(yīng)所述MCU的阻抗切換信號進(jìn)行算力芯片的阻抗切換。

作為一種實施方式，還包括電壓控制單元，所述電壓控制單元包括電壓檢測模塊，所述電壓檢測模塊耦接算力芯片和所述MCU，用于檢測算力芯片的電壓值并反饋至MCU；

所述MCU用于接收所述電壓檢測模塊檢測到的算力芯片的電壓值，將檢測到和電壓值和預(yù)設(shè)電壓值進(jìn)行比較，根據(jù)比較結(jié)果發(fā)送電壓切換信號；

所述阻抗切換模塊響應(yīng)所述MCU的電壓切換信號進(jìn)行算力芯片的電壓切換。

作為一種實施方式，還包括第一通訊模塊，所述第一通訊模塊耦接所述阻抗檢測模塊，用于將檢測到的算力芯片的阻抗值上傳至系統(tǒng)。

作為一種實施方式，還包括第二通訊模塊，所述第二通訊模塊耦接所述電壓檢測模塊，用于將檢測到的算力芯片的電壓值上傳至系統(tǒng)。

作為一種實施方式，所述MCU包括比較器，所述比較器的一個輸入端耦接算力芯片，另一輸入端耦接預(yù)設(shè)阻抗值，輸出端耦接阻抗切換模塊。

作為一種實施方式，所述阻抗切換模塊包括NMOS管和電阻，NMOS管和電阻所在的支路與算力芯片并聯(lián)，NMOS管的基極耦接MCU，發(fā)射極接地，集電極耦接電阻的一端，電阻的另一端耦接算力芯片。

本實用新型實施例還提供一種算力板系統(tǒng)電壓穩(wěn)定控制裝置，包括現(xiàn)場可編程門陣列單元、CPU和與算力芯片數(shù)量相同的算力芯片電壓穩(wěn)定控制裝置，算力芯片電壓穩(wěn)定控制裝置包括阻抗控制單元、電壓控制單元、第一通訊模塊和第二通訊模塊，所述第一通訊模塊耦接阻抗控制單元和現(xiàn)場可編程門陣列單元，所述第二通訊模塊耦接電壓控制單元和現(xiàn)場可編程門陣列單元，所述第一通訊模塊和第二通訊模塊用于將檢測到的算力芯片的工作狀態(tài)發(fā)送至現(xiàn)場可編程門陣列單元，現(xiàn)場可編程門陣列單元將若干算力芯片的工作狀態(tài)上報至CPU，所述CPU根據(jù)若干算力芯片的工作狀態(tài)生成調(diào)整信號，所述調(diào)整信號發(fā)送至阻抗控制單元或/和電壓控制單元，阻抗控制單元或/和電壓控制單元響應(yīng)所述調(diào)整信號調(diào)整預(yù)設(shè)阻抗值或/和預(yù)設(shè)電壓值。

作為一種實施方式，所述阻抗控制單元包括阻抗檢測模塊、阻抗切換模塊和MCU，

所述阻抗檢測模塊，耦接算力芯片和所述MCU，用于檢測算力芯片的阻抗值并反饋至MCU；

所述MCU，用于接收所述阻抗檢測模塊檢測到的算力芯片的阻抗值，將檢測到的阻抗值和預(yù)設(shè)阻抗值進(jìn)行比較，根據(jù)比較結(jié)果發(fā)送阻抗切換信號；

所述阻抗切換模塊，耦接算力芯片和所述MCU，用于響應(yīng)所述MCU的阻抗切換信號進(jìn)行算力芯片的阻抗切換。

作為一種實施方式，所述電壓控制單元包括電壓檢測模塊，所述電壓檢測模塊耦接算力芯片和所述MCU，用于檢測算力芯片的電壓值并反饋至MCU；

所述MCU用于接收所述電壓檢測模塊檢測到的算力芯片的電壓值，將檢測到和電壓值和預(yù)設(shè)電壓值進(jìn)行比較，根據(jù)比較結(jié)果發(fā)送電壓切換信號；

所述阻抗切換模塊響應(yīng)所述MCU的電壓切換信號進(jìn)行算力芯片的電壓切換。

本實用新型相比于現(xiàn)有技術(shù)的有益效果在于：實現(xiàn)每組算力芯片的阻抗或電壓一致及穩(wěn)定，使算力過程中系統(tǒng)讀取到各個算力芯片的數(shù)據(jù)和ID，保證算力芯片的數(shù)據(jù)完整，提高算力結(jié)果的精確度。

附圖說明

圖1為本實用新型的算力芯片電壓穩(wěn)定控制裝置的結(jié)構(gòu)連接圖；

圖2為本實用新型的算力芯片電壓穩(wěn)定控制裝置的實施例的電路圖；

圖3為本實用新型的算力芯片電壓穩(wěn)定控制裝置的阻抗切換的流程圖；

圖4為本實用新型的算力芯片電壓穩(wěn)定控制裝置的電壓切換的流程圖；

圖5為本實用新型的算力板系統(tǒng)電壓穩(wěn)定控制裝置的結(jié)構(gòu)連接圖。

附圖標(biāo)注：1、算力芯片；2、阻抗控制單元；21、阻抗檢測模塊；22、阻抗切換模塊；23、MCU；3、電壓控制單元；31、電壓檢測模塊；4、第一通訊模塊；5、第二通訊模塊；6、現(xiàn)場可編程門陣列單元；7、CPU。

具體實施方式

以下結(jié)合附圖，對本實用新型上述的和另外的技術(shù)特征和優(yōu)點進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型的部分實施例，而不是全部實施例。

如圖1所示，一種算力芯片1電壓穩(wěn)定控制裝置，包括阻抗控制單元2、第一通訊模塊4、第二通訊模塊5和電壓控制單元3，其中，阻抗控制單元2包括阻抗檢測模塊21、阻抗切換模塊22和MCU23，電壓控制單元3包括電壓檢測模塊31。連接關(guān)系如下：阻抗檢測模塊21的輸入端耦接算力芯片1，輸出端分別耦接第一通訊模塊4的輸入端和MCU23的輸入端，MCU23的輸出端耦接阻抗切換模塊22的輸入端，阻抗切換模塊22的輸出端耦接算力芯片1；電壓檢測模塊31的輸入端耦接算力芯片1，輸出端分別耦接第二通訊模塊5的輸入端和MCU23的輸入端，MCU23的輸出端耦接阻抗切換模塊22的輸入端，阻抗切換模塊22的輸出端耦接算力芯片1。

如圖2所示，本算力芯片1電壓穩(wěn)定控制裝置的一種具體實施方式如下：主要包括比較器U1、NMOS和電阻R1，其中，比較器相當(dāng)于上述中的MCU23，NMOS和電阻的支路相當(dāng)于上述中的阻抗切換模塊22，NMOS管和電阻所在的支路與算力芯片1并聯(lián)，比較器U1的一個輸入端耦接算力芯片1，另一輸入端耦接預(yù)設(shè)電壓值Vref，輸出端耦接NMOS管的基極，NMOS管的發(fā)射極接地，集電極耦接電阻R1的一端，電阻R1的另一端耦接算力芯片1。本實施例通過比較器U1的電壓(即算力芯片1的電壓)是否大于或小于Vref，若比較器U1電壓大于Vref，則控制NMOS管導(dǎo)通將電阻R1切入，將算力芯片1兩端的電壓調(diào)低，若比較器U1電壓小于Vref，則不處理，通過將電壓偏高的算力芯片1調(diào)低，從而使各個算力芯片1的電壓達(dá)到相對的平衡與穩(wěn)定。

如圖3所示，算力芯片1電壓穩(wěn)定控制裝置通過阻抗檢測模塊21檢測算力芯片1的阻抗值并將檢測到的阻抗值上報到MCU23或通過電壓檢測模塊31檢測算力芯片1的電壓值并將檢測到的電壓值上報到MCU23，當(dāng)MCU23接收的值為阻抗值時，將其與預(yù)設(shè)阻抗值進(jìn)行比較，若算力芯片1的阻抗值比預(yù)設(shè)阻抗值大，則通過阻抗控制裝置將偏大的阻抗調(diào)低，若算力芯片1的阻抗值比預(yù)設(shè)阻抗值小，則不處理；如圖4所示，當(dāng)MCU23接收的值為電壓值時，將其與預(yù)設(shè)電壓值進(jìn)行比較，若算力芯片1的電壓值比預(yù)設(shè)電壓值大，則通過控制阻抗切換模塊22將偏大的電壓調(diào)低，若算力芯片1的電壓值比預(yù)設(shè)電壓值小，則不處理。

如圖5所示，一種算力板系統(tǒng)電壓穩(wěn)定控制裝置，包括現(xiàn)場可編程門陣列單元6(FPGA)、CPU7和與算力芯片1數(shù)量相同的算力芯片1電壓穩(wěn)定控制裝置。算力芯片1電壓穩(wěn)定控制裝置包括阻抗控制單元2、電壓控制單元3、第一通訊模塊4和第二通訊模塊5，在本實施例中，第一通訊模塊4和第二通訊模塊5均采用485通訊模塊，其作用是將檢測到的算力芯片1狀態(tài)上傳至現(xiàn)場可編程門陣列單元6，其中，第一通訊模塊4耦接阻抗檢測模塊21和現(xiàn)場可編程門陣列單元6，第二通訊模塊5耦接電壓檢測模塊31和現(xiàn)場可編程門陣列單元6?，F(xiàn)場可編程門陣列單元6將若干算力芯片1的狀態(tài)上報至CPU7，CPU7根據(jù)若干算力芯片1的狀態(tài)生成調(diào)整信號，調(diào)整信號發(fā)送至MCU23，MCU23響應(yīng)調(diào)整信號調(diào)整預(yù)設(shè)阻抗值或/和預(yù)設(shè)電壓值。

本系統(tǒng)需求默認(rèn)設(shè)置為阻抗控制單元2或電壓控制單元3中的任一一個。當(dāng)按照默認(rèn)阻抗控制單元2啟動時，若檢測到的算力芯片1的阻抗值比預(yù)設(shè)阻抗值設(shè)置的阻抗大，則通過阻抗切換模塊22將偏大的阻抗調(diào)低，若檢測到的算力芯片1的阻抗值比預(yù)設(shè)阻抗值小，則通過485通訊模塊、現(xiàn)場可編程門陣列單元6上報給CPU7，CPU7通過判斷下發(fā)調(diào)整信號重新設(shè)置各個算力芯片1的預(yù)設(shè)阻抗值；當(dāng)按照默認(rèn)電壓控制單元3啟動時，若檢測到的算力芯片1的電壓值比預(yù)設(shè)電壓值大，則阻抗控制模塊將偏大的電壓調(diào)低，若檢測到的算力芯片1的電壓值比預(yù)設(shè)電壓值更小，則通過485通訊模塊、現(xiàn)場可編程門陣列單元6上報給CPU7，CPU7通過判斷下發(fā)調(diào)整信號重新設(shè)置各個算力芯片1的預(yù)設(shè)電壓值。

本實用新型相比于現(xiàn)有技術(shù)的有益效果在于：實現(xiàn)每組算力芯片的阻抗或電壓一致及穩(wěn)定，使算力過程中系統(tǒng)讀取到各個算力芯片的數(shù)據(jù)和ID，保證算力芯片的數(shù)據(jù)完整，提高算力結(jié)果的精確度。

以上所述的具體實施例，對本實用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步的詳細(xì)說明，應(yīng)當(dāng)理解，以上所述僅為本實用新型的具體實施例而已，并不用于限定本實用新型的保護(hù)范圍。特別指出，對于本領(lǐng)域技術(shù)人員來說，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。