1.一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，包括如下步驟：
2.根據(jù)權(quán)利要求1所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，步驟s1中進行第一次裁剪時，sram的容量最少不低于4m，每個光纖組中的光纖數(shù)量均不低于2條。
3.根據(jù)權(quán)利要求1所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，步驟s2中進行第二次裁剪后，繼續(xù)將經(jīng)過第二次裁剪的數(shù)字波束合成芯片的網(wǎng)口以低速串口進行替換。
4.根據(jù)權(quán)利要求1所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，在步驟s3中多個ip核進行替換時，利用pll鎖相環(huán)替換第一資源或第二資源中的時鐘模塊，利用block?ram塊狀隨機存儲器替換第一資源或第二資源中的memory內(nèi)存，利用transceiver高速收發(fā)器替換第一資源或第二資源中的serdes串行解串器。
5.根據(jù)權(quán)利要求4所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，利用pll鎖相環(huán)替換第一資源或第二資源中的時鐘模塊時，pll鎖相環(huán)至少用于支持對數(shù)字波束合成芯片中cpu的驗證和對數(shù)字波束合成芯片中serdes串行解串器接口的驗證。
6.根據(jù)權(quán)利要求4所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，利用transceiver高速收發(fā)器替換第一資源或第二資源中的serdes串行解串器時，transceiver高速收發(fā)器的參數(shù)限制為1g速率、20位的數(shù)據(jù)位寬和50mhz的并行數(shù)據(jù)速率。
7.根據(jù)權(quán)利要求1所述的一種數(shù)字波束合成芯片在fpga驗證時的裁剪方法，其特征在于，步驟s4中功能驗證至少包括單元測試、接口驗證、性能評估和物理層測試。