本技術(shù)涉及集成電路，尤其涉及一種用于高速并口ip的訓(xùn)練系統(tǒng)及方法。

背景技術(shù)：

1、芯片知識(shí)產(chǎn)權(quán)核(intellectual?property?core)也叫芯片ip，指的是具有獨(dú)立功能的電路模塊的成熟設(shè)計(jì)，利用芯片ip所包含的電路模塊設(shè)計(jì)，將芯片ip與自主設(shè)計(jì)的電路部分結(jié)合在一起，可以減少整體設(shè)計(jì)工作量和縮短開發(fā)周期。隨著人工智能和高性能計(jì)算機(jī)技術(shù)的發(fā)展，具有數(shù)據(jù)存儲(chǔ)和片間互聯(lián)特性的高速并口ip面對(duì)越來(lái)越高的性能要求，除了要求更高的整體性能例如達(dá)到3200兆比特每秒(mbps)的數(shù)據(jù)傳輸速率，也要求進(jìn)行大量的讀寫眼圖訓(xùn)練以增加系統(tǒng)穩(wěn)定性?，F(xiàn)有技術(shù)中，常見的幾種高速并口ip，例如雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(doubledata?rate?sdram，ddr?sdram)簡(jiǎn)稱ddr，高帶寬內(nèi)存(high?bandwidth?memory，hbm)，低功耗雙倍數(shù)據(jù)速率內(nèi)存(low?power?doubledata?ratesdram，lpddr)，晶粒間互聯(lián)(die-to-die，d2d)，依賴純硬件的訓(xùn)練結(jié)構(gòu)，通過(guò)配置硬件狀態(tài)機(jī)的方式進(jìn)行眼圖訓(xùn)練，這樣在遇到超出設(shè)計(jì)之初預(yù)想以外的問(wèn)題時(shí)難以適配解決，也難以基于不同的應(yīng)用場(chǎng)景適配不同的策略，不利于滿足客戶定制化需求。

2、為此，本技術(shù)提供了一種用于高速并口ip的訓(xùn)練系統(tǒng)及方法，用于應(yīng)對(duì)現(xiàn)有技術(shù)中的技術(shù)難題。

技術(shù)實(shí)現(xiàn)思路

1、第一方面，本技術(shù)提供了一種用于高速并口ip的訓(xùn)練系統(tǒng)。所述訓(xùn)練系統(tǒng)包括：高速收發(fā)器，用于收發(fā)數(shù)據(jù)和命令信號(hào)；延時(shí)及參考電壓調(diào)節(jié)器，與所述高速收發(fā)器連接，用于對(duì)所述數(shù)據(jù)和命令信號(hào)執(zhí)行延時(shí)調(diào)節(jié)和參考電壓調(diào)節(jié)；多分支生成器，與所述延時(shí)及參考電壓調(diào)節(jié)器連接，用于分別地生成用于控制路徑訓(xùn)練的命令組合，用于數(shù)據(jù)路徑訓(xùn)練的數(shù)據(jù)序列，以及用于眼圖適配訓(xùn)練的調(diào)節(jié)信號(hào)；微處理器，與所述多分支生成器連接，用于基于第一指令組合來(lái)控制所述多分支生成器的生成；指令存儲(chǔ)器，與所述微處理器連接，用于存儲(chǔ)所述第一指令組合，并且，所述指令存儲(chǔ)器被配置為可通過(guò)下發(fā)訓(xùn)練固件進(jìn)行編輯，所述微處理器還用于，基于所述第一指令組合生成包括了第一掃描對(duì)象的第一掃描策略，所述第一掃描對(duì)象和所述第一掃描策略是基于第一高速并口ip確定，其中，所述微處理器控制所述多分支生成器的生成從而利用所述延時(shí)及參考電壓調(diào)節(jié)器實(shí)現(xiàn)對(duì)所述數(shù)據(jù)和命令信號(hào)中的所述第一掃描對(duì)象執(zhí)行所述第一掃描策略以便完成所述高速收發(fā)器相對(duì)于第一高速并口ip的眼圖適配。

2、通過(guò)本技術(shù)的第一方面，利用軟硬件結(jié)合實(shí)現(xiàn)了硬件上的高速時(shí)序控制和眼圖適配訓(xùn)練以及軟件上的可編程性的結(jié)合，實(shí)現(xiàn)了靈活地適配高速數(shù)據(jù)傳輸需求、通信協(xié)議的變化、用戶定制化需求，從控制路徑、數(shù)據(jù)路徑和眼圖適配三方面來(lái)實(shí)現(xiàn)訓(xùn)練方案，簡(jiǎn)化了整體設(shè)計(jì)復(fù)雜度，有利于通過(guò)下發(fā)不同的指令組合來(lái)適配實(shí)際需求，實(shí)現(xiàn)了結(jié)合高速并口ip的特性和需求來(lái)確定掃描對(duì)象和掃描策略，進(jìn)而可以通過(guò)控制多分支生成器的生成來(lái)生成對(duì)應(yīng)的命令組合、數(shù)據(jù)序列以及調(diào)節(jié)信號(hào)，實(shí)現(xiàn)了適配真實(shí)眼圖以便通過(guò)調(diào)節(jié)眼高眼寬權(quán)重等找到最佳位置從而提升信號(hào)傳輸質(zhì)量，有利于降低硬件開銷和訓(xùn)練復(fù)雜度，有助于兼容復(fù)雜的應(yīng)用環(huán)境和多樣化的供應(yīng)商顆粒。

3、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述數(shù)據(jù)和命令信號(hào)包括通過(guò)地址控制總線傳輸?shù)牡刂沸盘?hào)和控制信號(hào)，通過(guò)發(fā)送鏈路傳輸?shù)陌l(fā)送數(shù)據(jù)信號(hào)，以及通過(guò)接收鏈路傳輸?shù)慕邮諗?shù)據(jù)信號(hào)。

4、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第一時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述帶寬內(nèi)存ip相關(guān)聯(lián)的數(shù)據(jù)鏈模式、鏈路整體延遲、鏈路電壓以及封裝要求。

5、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第二時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip相關(guān)聯(lián)的短距、長(zhǎng)距、數(shù)據(jù)帶寬以及數(shù)據(jù)傳輸速率。

6、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述微處理器控制所述多分支生成器的生成從而使得所述多分支生成器生成與所述第一指令組合對(duì)應(yīng)的第一命令組合、第一數(shù)據(jù)序列以及第一調(diào)節(jié)信號(hào)。

7、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一命令組合包括地址編碼糾錯(cuò)機(jī)制，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一命令組合不包括地址編碼糾錯(cuò)機(jī)制且包括地址出錯(cuò)再嘗試機(jī)制。

8、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述延時(shí)調(diào)節(jié)用于確定眼寬，所述參考電壓調(diào)節(jié)用于確定眼高和信號(hào)電壓幅度。

9、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述命令組合包括總線命令和命令收發(fā)時(shí)序。

10、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述數(shù)據(jù)序列包括偽隨機(jī)二進(jìn)制序列和基于所述第一高速并口ip確定的特殊符號(hào)序列。

11、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述調(diào)節(jié)信號(hào)包括增減量和極性，所述增減量和極性用于控制所述延時(shí)及參考電壓調(diào)節(jié)器中的延遲鏈。

12、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述多分支生成器包括命令產(chǎn)生器、數(shù)據(jù)產(chǎn)生器、數(shù)據(jù)比較器以及訓(xùn)練控制器，其中，所述命令產(chǎn)生器用于在所述微處理器的控制下生成所述命令組合，所述數(shù)據(jù)產(chǎn)生器用于在所述微處理器的控制下生成所述數(shù)據(jù)序列，所述數(shù)據(jù)比較器用于生成基于所述數(shù)據(jù)序列的比較結(jié)果，所述訓(xùn)練控制器用于在所述微處理器的控制下生成所述調(diào)節(jié)信號(hào)。

13、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述訓(xùn)練固件是可編程的特定狀態(tài)機(jī)，所述微處理器是通用狀態(tài)機(jī)并且被配置為基于下發(fā)到所述指令存儲(chǔ)器的所述訓(xùn)練固件來(lái)執(zhí)行所述特定狀態(tài)機(jī)。

14、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述指令存儲(chǔ)器所存儲(chǔ)的所述第一指令組合被配置為可通過(guò)下發(fā)所述訓(xùn)練固件進(jìn)行實(shí)時(shí)編輯。

15、在本技術(shù)的第一方面的一種可能的實(shí)現(xiàn)方式中，所述訓(xùn)練系統(tǒng)還包括數(shù)據(jù)存儲(chǔ)器，所述數(shù)據(jù)存儲(chǔ)器與所述微處理器連接，所述微處理器利用所述數(shù)據(jù)存儲(chǔ)器執(zhí)行所述第一掃描策略。

16、第二方面，本技術(shù)實(shí)施例還提供了一種用于高速并口ip的訓(xùn)練方法。所述訓(xùn)練方法應(yīng)用于訓(xùn)練系統(tǒng)，所述訓(xùn)練系統(tǒng)包括高速收發(fā)器、延時(shí)及參考電壓調(diào)節(jié)器、多分支生成器、微處理器以及指令存儲(chǔ)器，所述訓(xùn)練方法包括：通過(guò)所述高速收發(fā)器，收發(fā)數(shù)據(jù)和命令信號(hào)；通過(guò)所述延時(shí)及參考電壓調(diào)節(jié)器，對(duì)所述數(shù)據(jù)和命令信號(hào)執(zhí)行延時(shí)調(diào)節(jié)和參考電壓調(diào)節(jié)；通過(guò)所述多分支生成器，分別地生成用于控制路徑訓(xùn)練的命令組合，用于數(shù)據(jù)路徑訓(xùn)練的數(shù)據(jù)序列，以及用于眼圖適配訓(xùn)練的調(diào)節(jié)信號(hào)；通過(guò)所述微處理器，基于第一指令組合來(lái)控制所述多分支生成器的生成，以及，基于所述第一指令組合生成包括了第一掃描對(duì)象的第一掃描策略，其中，所述第一掃描對(duì)象和所述第一掃描策略是基于第一高速并口ip確定，所述指令存儲(chǔ)器用于存儲(chǔ)所述第一指令組合，并且，所述指令存儲(chǔ)器被配置為可通過(guò)下發(fā)訓(xùn)練固件進(jìn)行編輯；通過(guò)所述微處理器，控制所述多分支生成器的生成從而利用所述延時(shí)及參考電壓調(diào)節(jié)器實(shí)現(xiàn)對(duì)所述數(shù)據(jù)和命令信號(hào)中的所述第一掃描對(duì)象執(zhí)行所述第一掃描策略以便完成所述高速收發(fā)器相對(duì)于第一高速并口ip的眼圖適配。

17、通過(guò)本技術(shù)的第二方面，利用軟硬件結(jié)合實(shí)現(xiàn)了硬件上的高速時(shí)序控制和眼圖適配訓(xùn)練以及軟件上的可編程性的結(jié)合，實(shí)現(xiàn)了靈活地適配高速數(shù)據(jù)傳輸需求、通信協(xié)議的變化、用戶定制化需求，從控制路徑、數(shù)據(jù)路徑和眼圖適配三方面來(lái)實(shí)現(xiàn)訓(xùn)練方案，簡(jiǎn)化了整體設(shè)計(jì)復(fù)雜度，有利于通過(guò)下發(fā)不同的指令組合來(lái)適配實(shí)際需求，實(shí)現(xiàn)了結(jié)合高速并口ip的特性和需求來(lái)確定掃描對(duì)象和掃描策略，進(jìn)而可以通過(guò)控制多分支生成器的生成來(lái)生成對(duì)應(yīng)的命令組合、數(shù)據(jù)序列以及調(diào)節(jié)信號(hào)，實(shí)現(xiàn)了適配真實(shí)眼圖以便通過(guò)調(diào)節(jié)眼高眼寬權(quán)重等找到最佳位置從而提升信號(hào)傳輸質(zhì)量，有利于降低硬件開銷和訓(xùn)練復(fù)雜度，有助于兼容復(fù)雜的應(yīng)用環(huán)境和多樣化的供應(yīng)商顆粒。

18、在本技術(shù)的第二方面的一種可能的實(shí)現(xiàn)方式中，所述數(shù)據(jù)和命令信號(hào)包括通過(guò)地址控制總線傳輸?shù)牡刂沸盘?hào)和控制信號(hào)，通過(guò)發(fā)送鏈路傳輸?shù)陌l(fā)送數(shù)據(jù)信號(hào)，以及通過(guò)接收鏈路傳輸?shù)慕邮諗?shù)據(jù)信號(hào)。

19、在本技術(shù)的第二方面的一種可能的實(shí)現(xiàn)方式中，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第一時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述帶寬內(nèi)存ip相關(guān)聯(lián)的數(shù)據(jù)鏈模式、鏈路整體延遲、鏈路電壓以及封裝要求。

20、在本技術(shù)的第二方面的一種可能的實(shí)現(xiàn)方式中，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第二時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip相關(guān)聯(lián)的短距、長(zhǎng)距、數(shù)據(jù)帶寬以及數(shù)據(jù)傳輸速率。