1.一種用于高速并口ip的訓(xùn)練系統(tǒng)，其特征在于，所述訓(xùn)練系統(tǒng)包括：
2.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述數(shù)據(jù)和命令信號(hào)包括通過地址控制總線傳輸?shù)牡刂沸盘?hào)和控制信號(hào)，通過發(fā)送鏈路傳輸?shù)陌l(fā)送數(shù)據(jù)信號(hào)，以及通過接收鏈路傳輸?shù)慕邮諗?shù)據(jù)信號(hào)。
3.根據(jù)權(quán)利要求2所述的訓(xùn)練系統(tǒng)，其特征在于，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第一時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述帶寬內(nèi)存ip相關(guān)聯(lián)的數(shù)據(jù)鏈模式、鏈路整體延遲、鏈路電壓以及封裝要求。
4.根據(jù)權(quán)利要求2所述的訓(xùn)練系統(tǒng)，其特征在于，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第二時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip相關(guān)聯(lián)的短距、長距、數(shù)據(jù)帶寬以及數(shù)據(jù)傳輸速率。
5.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述微處理器控制所述多分支生成器的生成從而使得所述多分支生成器生成與所述第一指令組合對(duì)應(yīng)的第一命令組合、第一數(shù)據(jù)序列以及第一調(diào)節(jié)信號(hào)。
6.根據(jù)權(quán)利要求5所述的訓(xùn)練系統(tǒng)，其特征在于，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一命令組合包括地址編碼糾錯(cuò)機(jī)制，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一命令組合不包括地址編碼糾錯(cuò)機(jī)制且包括地址出錯(cuò)再嘗試機(jī)制。
7.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述延時(shí)調(diào)節(jié)用于確定眼寬，所述參考電壓調(diào)節(jié)用于確定眼高和信號(hào)電壓幅度。
8.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述命令組合包括總線命令和命令收發(fā)時(shí)序。
9.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述數(shù)據(jù)序列包括偽隨機(jī)二進(jìn)制序列和基于所述第一高速并口ip確定的特殊符號(hào)序列。
10.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述調(diào)節(jié)信號(hào)包括增減量和極性，所述增減量和極性用于控制所述延時(shí)及參考電壓調(diào)節(jié)器中的延遲鏈。
11.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述多分支生成器包括命令產(chǎn)生器、數(shù)據(jù)產(chǎn)生器、數(shù)據(jù)比較器以及訓(xùn)練控制器，其中，所述命令產(chǎn)生器用于在所述微處理器的控制下生成所述命令組合，所述數(shù)據(jù)產(chǎn)生器用于在所述微處理器的控制下生成所述數(shù)據(jù)序列，所述數(shù)據(jù)比較器用于生成基于所述數(shù)據(jù)序列的比較結(jié)果，所述訓(xùn)練控制器用于在所述微處理器的控制下生成所述調(diào)節(jié)信號(hào)。
12.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述訓(xùn)練固件是可編程的特定狀態(tài)機(jī)，所述微處理器是通用狀態(tài)機(jī)并且被配置為基于下發(fā)到所述指令存儲(chǔ)器的所述訓(xùn)練固件來執(zhí)行所述特定狀態(tài)機(jī)。
13.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述指令存儲(chǔ)器所存儲(chǔ)的所述第一指令組合被配置為可通過下發(fā)所述訓(xùn)練固件進(jìn)行實(shí)時(shí)編輯。
14.根據(jù)權(quán)利要求1所述的訓(xùn)練系統(tǒng)，其特征在于，所述訓(xùn)練系統(tǒng)還包括數(shù)據(jù)存儲(chǔ)器，所述數(shù)據(jù)存儲(chǔ)器與所述微處理器連接，所述微處理器利用所述數(shù)據(jù)存儲(chǔ)器執(zhí)行所述第一掃描策略。
15.一種用于高速并口ip的訓(xùn)練方法，其特征在于，所述訓(xùn)練方法應(yīng)用于訓(xùn)練系統(tǒng)，所述訓(xùn)練系統(tǒng)包括高速收發(fā)器、延時(shí)及參考電壓調(diào)節(jié)器、多分支生成器、微處理器以及指令存儲(chǔ)器，所述訓(xùn)練方法包括：
16.根據(jù)權(quán)利要求15所述的訓(xùn)練方法，其特征在于，所述數(shù)據(jù)和命令信號(hào)包括通過地址控制總線傳輸?shù)牡刂沸盘?hào)和控制信號(hào)，通過發(fā)送鏈路傳輸?shù)陌l(fā)送數(shù)據(jù)信號(hào)，以及通過接收鏈路傳輸?shù)慕邮諗?shù)據(jù)信號(hào)。
17.根據(jù)權(quán)利要求16所述的訓(xùn)練方法，其特征在于，當(dāng)所述第一高速并口ip是高帶寬內(nèi)存ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第一時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述帶寬內(nèi)存ip相關(guān)聯(lián)的數(shù)據(jù)鏈模式、鏈路整體延遲、鏈路電壓以及封裝要求。
18.根據(jù)權(quán)利要求16所述的訓(xùn)練方法，其特征在于，當(dāng)所述第一高速并口ip是雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip時(shí)，所述第一掃描對(duì)象包括所述地址信號(hào)、所述發(fā)送數(shù)據(jù)信號(hào)、所述接收數(shù)據(jù)信號(hào)以及第二時(shí)鐘有效區(qū)間，所述第一掃描策略適配所述雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器ip相關(guān)聯(lián)的短距、長距、數(shù)據(jù)帶寬以及數(shù)據(jù)傳輸速率。