直接存儲器存取控制器、其控制方法以及信息處理系統(tǒng)的制作方法
【技術領域】
[0001]本文中論述的實施方式涉及直接存儲器存取控制器、其控制方法以及信息處理系統(tǒng)。
【背景技術】
[0002]關于能夠通過被連接至通信網絡來執(zhí)行通信的網絡支持產品，已在每個區(qū)域中控制該網絡支持產品以在產品的操作狀態(tài)處于備用狀態(tài)時限制功耗值。備用狀態(tài)表示可以通過例如來自外部的觸發(fā)器經由網絡恢復產品的功能的狀態(tài)。
[0003]為了減少備用狀態(tài)下的功耗，存在如下系統(tǒng):在該系統(tǒng)中，CPU (中央處理單元)和RAM(隨機存取存儲器)被保持為正常系統(tǒng)，并且各自操作時的功耗低于正常系統(tǒng)的功耗的CPU和RAM被保持為備用系統(tǒng)。當系統(tǒng)處的處理量小時，停止消耗大功率的正常系統(tǒng)，通過切換至功耗低的備用系統(tǒng)來執(zhí)行該處理，從而整體上按照時間序列降低系統(tǒng)的功耗。
[0004]圖14A是示出了包括主CPU和副CPU的信息處理系統(tǒng)的示例的圖。圖14A所示的信息處理系統(tǒng)包括:主CPU 418和RAM 419，該主CPU 418和該RAM 419作為在正常操作狀態(tài)下主要執(zhí)行處理的正常系統(tǒng)；以及副CPU 420和RAM 421，該副CPU 420和該RAM 421作為在備用狀態(tài)下執(zhí)行處理的備用系統(tǒng)。并且該信息處理系統(tǒng)經由網絡接口部分411連接至網絡。
[0005]網絡接口部分411包括直接存儲器存取(DMA)控制器412、介質存取控制(MAC)部分413和物理(PHY)部分414。DMA控制器412為執(zhí)行在RAM處引用的指令的描述符型DMA控制器，并且基于存儲在RAM 419或RAM 421處的描述符，接收DMA處理部分416執(zhí)行與接收有關的處理，發(fā)送處理部分417執(zhí)行與發(fā)送有關的處理。
[0006]圖14B是示出了 DMA控制器的內部配置的圖。DMA控制器430包括接收DMA通道431、發(fā)送DMA通道441、描述符讀/寫處理部分451、數(shù)據(jù)讀/寫處理部分452和分組數(shù)據(jù)保存緩沖器453。描述符讀/寫處理部分451執(zhí)行與描述符信息的讀和寫有關的處理，數(shù)據(jù)讀/寫處理部分452執(zhí)行與經由MAC部分454發(fā)送和接收的數(shù)據(jù)有關的處理。分組數(shù)據(jù)保存緩沖器453為保持接收的分組數(shù)據(jù)的緩沖器。
[0007]接收通道431包括基地址寄存器432、當前地址寄存器433、結束地址寄存器434、剩余分組的數(shù)目的寄存器435、重啟處理部分436和控制部分437。將放在RAM 455上的描述符456的第一地址存儲在基地址寄存器432處。將放在RAM 455上的描述符456的結束地址存儲在結束地址寄存器434處。將描述符的、與下一次被處理的分組對應的地址存儲在當前地址寄存器433處。實際上布置有分組的RAM的地址信息、分組的長度信息、用于分組的處理的信息被包括在描述符456中。
[0008]剩余分組的數(shù)目的寄存器435具有表示在DMA通道處沒有被處理的分組(剩余分組)的數(shù)目的功能。重啟處理部分436具有從主CPU和副CPU接收用于停止和啟動DMA通道的指令的功能。當從該CPU中的任一個CPU接收到用于停止DMA通道的指令時，重啟處理部分436停止屬于該DMA通道的分組數(shù)據(jù)的傳送處理并且執(zhí)行用于清除DMA通道的描述符信息的處理。此外，當從該CPU中任一個CPU接收到用于啟動DMA通道的指令時，重啟處理部分436將基地址寄存器432的值注冊至當前地址寄存器433，執(zhí)行用于清除剩余分組的數(shù)目的寄存器453的處理，并且啟動DMA操作?？刂撇糠?37控制寄存器432至寄存器435中的每個寄存器處存儲的信息。
[0009]發(fā)送通道441包括基地址寄存器442、當前地址寄存器443、結束地址寄存器444、剩余分組的數(shù)目的寄存器445、重啟處理部分446和控制部分447。注意，這些部件等的功能中的每個功能均與由接收通道431所保持的基地址寄存器432、當前地址寄存器433、結束地址寄存器434、剩余分組的數(shù)目的寄存器435、重啟處理部分436和控制部分437各自的功能類似。
[0010]在使用分組接收作為示例時描述DMA控制器430的操作流程。DMA控制器430在初始化中將描述符456的第一地址注冊至基地址寄存器432。DMA控制器430在將注冊至基地址寄存器432的地址設置為描述符456的第一當前存儲位置時獲取描述符信息。DMA控制器430基于所獲取的信息使RAM 455中接收到的分組數(shù)據(jù)開放，并且當一個分組被進行接收處理時在描述符上反映長度信息和處理狀態(tài)。接下來，DMA控制器430使由當前地址寄存器433保持的地址的值遞增并且獲取下一條描述符信息。DMA控制器430在下一個分組被接收時基于所獲取的描述符信息使RAM 455中的所接收到的分組數(shù)據(jù)開放。隨后，針對所接收到的分組的數(shù)目類似地重復該處理。
[0011]在圖14A所示的信息處理系統(tǒng)中，當將模式從正常操作狀態(tài)(正常模式)(其中通過使用主CPU 418和RAM 419作為正常系統(tǒng)來執(zhí)行處理)切換至備用狀態(tài)(備用模式)(其中通過使用副CPU 420和RAM 421作為備用系統(tǒng)來執(zhí)行處理)時，以及當模式從該備用狀態(tài)切換至該正常狀態(tài)時，再次設置關于與DMA控制器430的描述符有關的新的地址信息。圖15是示出了包括圖14A中所示的信息處理系統(tǒng)的模式切換的操作示例的流程圖。注意，副CPU 420恒定地在正常模式時和備用模式時被激活以執(zhí)行模式切換的管理。主CPU 418在正常模式時被激活并且在備用模式時停止。
[0012]當操作開始時，激活副CPU 420(S801)。在使用主CPU 418的處理時，即，在正常模式(在S802中為真)時，激活主CPU 418(S803)。另一方面，在不是使用主CPU 418的處理時，即，在備用模式(在S802中為假)時，將至主CPU 418和RAM 419的電力切斷。隨后，重置DMA控制器430 (S805)。此后，初始化DMA控制器430，并且將RAM上的描述符的第一地址注冊至基地址寄存器432、寄存器442(S806)之后，激活DMA控制器430(S807)。
[0013]此后，執(zhí)行使用DMA控制器430的分組傳送處理(S808)。此時，當接收到從正常模式切換至備用模式或者從備用模式至正常模式的模式切換的指令(在S809中為真)時，停止DMA控制器430的DMA操作(S810)，并且該處理返回至步驟S802。然后，根據(jù)要被切換的模式再次執(zhí)行上述處理。
[0014](例如，專利文獻I)提出了具有用于執(zhí)行DMA傳送的多個通道的DMA傳送單元，該多個通道被提供為對應于多個輸入/輸出單元，并且該多個通道根據(jù)通道優(yōu)先級順序交換該多個通道中的每個通道。(例如，專利文獻2)提出了根據(jù)描繪出與來自每個I/O的DMA請求信號對應的優(yōu)先級級別的寄存器來從多個DMA通道中選擇一個DMA通道的DMA控制方法。(例如，專利文獻3)提出了如下技術:在該技術中，直到使用在使用中的DMA通道的數(shù)據(jù)傳送達到預先設置的邊界條件為止，連續(xù)使用DMA通道，并且當發(fā)生該邊界條件時，該DMA通道改變?yōu)橄乱粋€DMA通道。(例如，專利文獻4)提出了如下技術:在該技術中，當狀態(tài)從由副CPU執(zhí)行處理的狀態(tài)返回至由主CPU執(zhí)行處理的狀態(tài)時，副CPU將存儲在SRAM處的數(shù)據(jù)移動至DRAM。
[0015][專利文獻I]日本公開特許公報N0.02-96261
[0016][專利文獻2]日本公開特許公報N0.62-50946
[0017][專利文獻3]日本公開特許公報N0.10-40211
[0018][專利文獻4]日本公開特許公報N0.2010-74256
[0019]在圖14A所示的信息處理系統(tǒng)中，如圖15所示，在從正常模式至備用模式的轉換時和從備用模式至正常模式的轉換時發(fā)生DMA控制器的如下處理:例如，停止(S810)、重置(S805)和初始化(S806)。因此，在這些處理期間，換句話說，在執(zhí)行圖15中所示的步驟S810和隨后的步驟S802至步驟S806的時段期間，當從網絡接收新的分組時，存在該分組被丟棄從而招致分組丟失的問題。

【發(fā)明內容】

[0020]本實施方式的一個方面的目的是提供一種能夠在不招致由分組丟失造成的通信質量惡化的情況下執(zhí)行模式切換的DMA控制器。
[0021]DMA控制器的方面包括:兩個通道，該兩個通道分別包括接收通道和發(fā)送通道，并且這兩個通道根據(jù)描述符、通過DMA來執(zhí)行數(shù)據(jù)傳送；模式設置寄存器；以及通道切換部分，該通道切換部分根據(jù)該模式設置寄存器處設置的信息在這兩個通道之間選擇一個通道，該通道切換部分檢測要被傳送的分組的邊界，并且該通道切換部分在所檢測到的分組的邊界處執(zhí)行至所選擇的通道的切換。
【附圖說明】
[0022]圖1是示出了根據(jù)第一實施方式的包括DMA控制器的信息處理系統(tǒng)的配置示例的圖。
[0023]圖2A是示出了根據(jù)本實施方式的數(shù)據(jù)格式的示例的圖。
[0024]圖2B是用于說明根據(jù)本實施方式的接收分組數(shù)據(jù)的分析處理的圖。
[0025]圖3是示出了根據(jù)本實施方式的通道切換部分的操作示例的流程圖。
[0026]圖4是示出了根據(jù)本實施方式的分組傳送處理的流程圖。
[0027]圖5是示出了根據(jù)本實施方式的信息處理系統(tǒng)的操作示例的流程圖。
[0028]圖6是示出了根據(jù)第一實施方式的CPU切換處理的流程圖。
[0029]圖7是示出了根據(jù)第二實施方式的包括DMA控制器的信息處理系統(tǒng)的配置示例的圖。
[0030]圖8是用于說明根據(jù)本實施方式的發(fā)送分組數(shù)據(jù)的生成處理的圖。
[0031]圖9是示出了根據(jù)第二實施方式的CPU切換處理的流程圖。
[0032]圖10是示出了根據(jù)第三實施方式的包括DMA控制器的信息處理系統(tǒng)的配置示例的圖。
[0033]圖11是示出了根據(jù)第三實施方式的CPU切換處理的流程圖。
[0034]圖12是示出了根據(jù)第四實施方式的包括DMA控制器的信息處理系統(tǒng)的配置示例的圖。
[0035]圖13是示出了根據(jù)第四實施方式的CPU切換處理的流程圖。
[0036]圖14A是示出了包括主CPU和副CPU的信息處理系統(tǒng)的示例的圖。
[0037]圖14B是示出了 DMA控制器的內部配置的圖。
[0038]圖15是示出了圖14A中所示的信息處理系統(tǒng)的操作示例的流程圖。
【具體實施方式】
[0