生。處理器核心134向互連模塊106發(fā)出讀取高速緩存線O的請(qǐng)求。窺探模塊176確定高速緩沖存儲(chǔ)器152、164和168含有所請(qǐng)求的高速緩存線，如通過在對(duì)應(yīng)的高速緩沖存儲(chǔ)器中的命名“CL0”所指示。窺探模塊176比較在用于高速緩沖存儲(chǔ)器152、164和168的系統(tǒng)變量模塊180中含有的變量。隨后，窺探模塊176選擇含有高速緩存線O的高速緩沖存儲(chǔ)器，所述高速緩存線表不最低等待時(shí)間、最小功率、最尚速度等。根據(jù)所說明的實(shí)施方案，窺探t旲塊176選擇尚速緩沖存儲(chǔ)器152，如通過命名“CL0:1N”所指示。
[0054]隨后，總線信令模塊178通知處理器核心120使其高速緩沖存儲(chǔ)器152向處理器核心134提供高速緩存線O。在一或多個(gè)實(shí)施方案中，總線信令模塊178聲明通知處理器核心120使其高速緩沖存儲(chǔ)器152向處理器核心134提供高速緩存線O的“IntervenelfValid”信號(hào)202。接著，響應(yīng)于來自總線信令模塊178的“IntervenelfValid”信號(hào)，高速緩沖存儲(chǔ)器152向處理器核心134提供高速緩存線O。
[0055]圖3為說明根據(jù)一或多個(gè)實(shí)施方案的其中可利用定向窺探介入的計(jì)算機(jī)系統(tǒng)300的框圖。所說明的計(jì)算機(jī)系統(tǒng)300包含服務(wù)器芯片102、系統(tǒng)存儲(chǔ)器104和耦合到具有高速緩沖存儲(chǔ)器304的多處理器芯片302的互連模塊106、具有高速緩沖存儲(chǔ)器308的圖形處理單元(GPU306、具有高速緩沖存儲(chǔ)器312的數(shù)字信號(hào)處理器(DSP)310、具有一或多個(gè)高速緩沖存儲(chǔ)器316的一或多個(gè)32位通用微處理器核心(32位GP核心)314，以及具有一或多個(gè)高速緩沖存儲(chǔ)器320的一或多個(gè)64位通用微處理器核心(64位GP核心)318。
[0056]在一或多個(gè)實(shí)施方案中，多處理器芯片302可為能夠支持多個(gè)處理器核心的任何合適的集成電路。
[0057]在一或多個(gè)實(shí)施方案中，高速緩沖存儲(chǔ)器304、308、312、316和320中的每一個(gè)包含與其已高速緩存的高速緩存線相關(guān)聯(lián)的全部地址的目錄。在一或多個(gè)實(shí)施方案中，GPU 306可為能夠處理例如靜止圖像或視頻等圖像以供顯示的任何處理單元。在一或多個(gè)實(shí)施方案中，DSP 310可為能夠執(zhí)行關(guān)于數(shù)據(jù)的數(shù)學(xué)運(yùn)算的任何合適的常規(guī)數(shù)字信號(hào)處理器。在一或多個(gè)實(shí)施方案中，32位GP核心314可為能夠使用32位指令集架構(gòu)操作的任何合適的多處理器。在一或多個(gè)實(shí)施方案中，64位GP核心318可為能夠使用64位指令集架構(gòu)操作的任何合適的多處理器。
[0058]參看圖4描述計(jì)算機(jī)系統(tǒng)300的操作，圖4為根據(jù)一或多個(gè)實(shí)施方案的用于實(shí)施橫跨多處理器架構(gòu)中的互連模塊的定向窺探介入的方法400的實(shí)例流程圖。在一或多個(gè)實(shí)施方案中，非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體可包含數(shù)據(jù)，所述數(shù)據(jù)當(dāng)通過機(jī)器存取時(shí)，使所述機(jī)器執(zhí)行包括方法400的操作。
[0059]在框402中，方法400從提出請(qǐng)求的處理器中獲取讀取所請(qǐng)求的高速緩存線的請(qǐng)求。在一或多個(gè)實(shí)施方案中，在提出請(qǐng)求的處理器核心出現(xiàn)高速緩存“未命中”之后，方法400獲取來自處理器核心對(duì)于高速緩存線的請(qǐng)求。出于解釋的目的，假定處理器核心134(圖2中所說明的)向互連模塊106發(fā)出讀取高速緩存線O的請(qǐng)求。
[0060]在框404中，方法400確定哪些擁有處理器高速緩沖存儲(chǔ)器包含所請(qǐng)求的高速緩存線。按照所述實(shí)例，假定窺探模塊176確定用于處理器核心120、132和136的高速緩沖存儲(chǔ)器152、164和168分別含有所請(qǐng)求的高速緩存線，如由在對(duì)應(yīng)的高速緩沖存儲(chǔ)器中的命名“CL0”所指示。因此，處理器核心120、132和136擁有高速緩存線0，并且因此被視作具有所請(qǐng)求的高速緩存線O的“擁有”處理器核心。
[0061 ] 在框406中，方法400基于一或多個(gè)變量，以有效方式選擇擁有處理器核心來向提出請(qǐng)求的處理器核心提供所請(qǐng)求的高速緩存線。在一或多個(gè)實(shí)施方案中，互連模塊106基于計(jì)算機(jī)系統(tǒng)300的拓?fù)洌蛇x擇擁有處理器核心來向提出請(qǐng)求的處理器核心提供所請(qǐng)求的高速緩存線。
[0062]例如，窺探模塊176可與系統(tǒng)變量模塊180交互，以考慮所請(qǐng)求的高速緩存線是否在服務(wù)器芯片102上、所請(qǐng)求的高速緩存線是否在芯片外(例如在高速緩沖存儲(chǔ)器304、308、312、316和320中)、所請(qǐng)求的高速緩存線是否在系統(tǒng)存儲(chǔ)器104中，和/或所請(qǐng)求的高速緩存線是否在另一多處理器芯片上(例如在多處理器芯片302的高速緩沖存儲(chǔ)器304中)。
[0063]通常，每當(dāng)所請(qǐng)求的高速緩存線不得不越過芯片邊界以到達(dá)提出請(qǐng)求的處理器核心，這都是一個(gè)慢得多的過程。當(dāng)選擇應(yīng)介入高速緩存的高速緩沖存儲(chǔ)器時(shí)，互連模塊106會(huì)把此因數(shù)考慮在內(nèi)。因此，如果所請(qǐng)求的高速緩存線在芯片上與在芯片外對(duì)比，那么即使高速緩存線的最后一個(gè)副本可能在芯片外，但互連模塊106也可選擇在芯片上的擁有處理器核心來提供高速緩存線。
[0064]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器的功率狀態(tài)。按照所述實(shí)例，互連模塊106可考慮高速緩沖存儲(chǔ)器152、164和168的操作模式或節(jié)能模式，以及處理器核心120、132和136的操作模式或節(jié)能模式。舉例來說，如果相比于處理器核心132，處理器核心136處于較低的發(fā)動(dòng)狀態(tài)，那么可以不選擇處理器核心136來提供所請(qǐng)求的高速緩存線，因?yàn)閱?dòng)處理器136以使處理器核心136可提供所請(qǐng)求的高速緩存線會(huì)耗費(fèi)功率和/或時(shí)間。
[0065]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器的頻率。按照所述實(shí)例，互連模塊106可考慮高速緩沖存儲(chǔ)器152、164和168的頻率，以及處理器核心120、132和136的頻率。舉例來說，如果相比于處理器核心132，處理器核心136在更高的頻率下操作，那么從處理器核心136提供所請(qǐng)求的高速緩存線可能更有效，并且可以不選擇處理器核心132來提供所請(qǐng)求的高速緩存線，因?yàn)槭固幚砥?32提供所請(qǐng)求的高速緩存線可能耗時(shí)較長(zhǎng)。
[0066]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互以確定在選定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器之前的等待時(shí)間。按照所述實(shí)例，互連模塊106可考慮處理器核心120、132和136的等待時(shí)間。舉例來說，如果處理器核心136是與處理器核心132不同類型的處理器，那么處理器核心132可能具有固有地長(zhǎng)于處理器核心136的等待時(shí)間的等待時(shí)間。因而，即使處理器核心132可能更加接近于提出請(qǐng)求的處理器核心134，但從處理器核心136提供所請(qǐng)求的高速緩存線可能更有效，且可以不選擇處理器核心132來提供所請(qǐng)求的高速緩存線。
[0067]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定在選定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器之前的負(fù)載。按照所述實(shí)例，如果用于處理器核心132的高速緩沖存儲(chǔ)器164大量地載有其自身的操作，而用于處理器核心136的高速緩沖存儲(chǔ)器168是閑置的，那么盡管高速緩沖存儲(chǔ)器168距離提出請(qǐng)求的處理器核心120更遠(yuǎn)，但從高速緩沖存儲(chǔ)器168中獲取所請(qǐng)求的高速緩存線O可能更有效。
[0068]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定在選定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器之前的處理器核心和/或高速緩沖存儲(chǔ)器的目前利用率。也就是說，互連模塊106可考慮處理器核心和/或高速緩沖存儲(chǔ)器處理指令所使用的時(shí)間量。按照所述實(shí)例，互連模塊106可考慮處理器核心120、132和136和/或高速緩沖存儲(chǔ)器152、164和168的目前利用率將對(duì)介入所請(qǐng)求的高速緩存線所用的等待時(shí)間所產(chǎn)生的影響。
[0069]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定在選定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器之前的互連模塊106區(qū)段的目前利用率。也就是說，互連模塊106可確定處理器核心120、132和136和/或高速緩沖存儲(chǔ)器152、164和168的目前利用率將對(duì)介入所請(qǐng)求的高速緩存線所用的等待時(shí)間所產(chǎn)生的影響。
[0070]在一或多個(gè)實(shí)施方案中，窺探模塊176可與系統(tǒng)變量模塊180交互，以確定在選定將提供所請(qǐng)求的高速緩存線的擁有處理器核心和/或高速緩沖存儲(chǔ)器之前的磨損均衡。按照所述實(shí)例，互連模塊106可考慮處理器核心120、132和136的磨損均衡。舉例來說，如果處理器核心120、132和/或136利用某些半導(dǎo)體技術(shù)(例如，例