用于識(shí)別多指令串無(wú)序處理器中的引退的指令的指令和邏輯的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)內(nèi)容涉及在由處理器或其它處理邏輯執(zhí)行時(shí)執(zhí)行邏輯、數(shù)學(xué)或其它函數(shù)運(yùn)算的處理邏輯、微處理器和關(guān)聯(lián)指令集體系結(jié)構(gòu)的領(lǐng)域。
【背景技術(shù)】
[0002]多處理器系統(tǒng)正變得越來(lái)越普通。多處理器系統(tǒng)的應(yīng)用包括動(dòng)態(tài)域分區(qū)一直到桌上型計(jì)算機(jī)計(jì)算。為利用多處理器系統(tǒng)，可將要執(zhí)行的代碼分隔成多個(gè)線(xiàn)程以便由各種處理實(shí)體執(zhí)行。每個(gè)線(xiàn)程可相互并行執(zhí)行。此外，為增大處理實(shí)體的效用，可采用無(wú)序執(zhí)行。無(wú)序執(zhí)行可在到此類(lèi)指令的所需輸入變得可用時(shí)執(zhí)行指令。因此，在代碼序列中后面出現(xiàn)的指令可在代碼序列中更早出現(xiàn)的指令前執(zhí)行。
【附圖說(shuō)明】
[0003]實(shí)施例在附圖的圖形中通過(guò)示例而不是限制來(lái)示出:
圖1A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的利用可包括執(zhí)行單元以執(zhí)行指令的處理器形成的示范計(jì)算機(jī)系統(tǒng)的框圖；
圖1B示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的數(shù)據(jù)處理系統(tǒng)；
圖1C示出用于執(zhí)行文本字符串比較運(yùn)算的數(shù)據(jù)處理系統(tǒng)的其它實(shí)施例；
圖2是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的可包括邏輯電路以執(zhí)行指令的處理器的微體系結(jié)構(gòu)的框圖；
圖3A示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的在多媒體寄存器中的各種壓縮數(shù)據(jù)類(lèi)型表示；
圖3B示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的可能寄存器中數(shù)據(jù)存儲(chǔ)格式；
圖3C示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的在多媒體寄存器中的各種帶符號(hào)和無(wú)符號(hào)的壓縮數(shù)據(jù)類(lèi)型表示；
圖3D示出運(yùn)算編碼格式的實(shí)施例。
[0004]圖3E示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的具有四十或更多個(gè)比特的另一可能運(yùn)算編碼格式；
圖3F示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的又另一可能運(yùn)算編碼格式；
圖4A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的示出有序流水線(xiàn)和寄存器重命名階段、無(wú)序發(fā)布/執(zhí)行流水線(xiàn)的框圖；
圖4B是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的示出有序體系結(jié)構(gòu)核和要包括在處理器中的寄存器重命名邏輯、無(wú)序發(fā)布/執(zhí)行邏輯的框圖；
圖5A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的處理器的框圖；
圖5B是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的核的示例實(shí)現(xiàn)的框圖；
圖6是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的系統(tǒng)的框圖；
圖7是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的第二系統(tǒng)的框圖；
圖8是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的第三系統(tǒng)的框圖； 圖9是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的片上系統(tǒng)的框圖；
圖10示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的包含可執(zhí)行至少一個(gè)指令的中央處理單元和圖形處理單元的處理器；
圖11是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的示出IP核的開(kāi)發(fā)的框圖；
圖12示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的可如何由不同類(lèi)型的處理器仿真第一類(lèi)型的指令；
圖13示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的對(duì)比將源指令集中的二進(jìn)制指令轉(zhuǎn)換成目標(biāo)指令集中二進(jìn)制指令的軟件指令轉(zhuǎn)換器的使用的框圖；
圖14是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的處理器的指令集體系結(jié)構(gòu)的框圖；
圖15是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的處理器的指令集體系結(jié)構(gòu)的更詳細(xì)框圖；
圖16是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用于處理器的執(zhí)行流水線(xiàn)的框圖；
圖17是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用于利用處理器的電子裝置的框圖；
圖18示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用于實(shí)現(xiàn)指令和邏輯以便識(shí)別適宜于引退的指令的示例系統(tǒng)；
圖19A-19E示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例，用于實(shí)現(xiàn)指令和邏輯以用于識(shí)別適宜于引退的指令的系統(tǒng)的更詳細(xì)視圖；
圖20示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用于在多個(gè)指令串(strand)中確定最小程序指令值的硬件邏輯的示例；以及
圖21是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用于識(shí)別適宜于引退的指令的示例方法的圖示。
【具體實(shí)施方式】
[0005]下面的描述描述了指令和處理邏輯，指令和處理邏輯用于識(shí)別適宜于在處理器、虛擬處理器、封裝、計(jì)算機(jī)系統(tǒng)或其它處理設(shè)備內(nèi)或與其關(guān)聯(lián)的引退的指令。此類(lèi)處理設(shè)備可包括無(wú)序處理器。此外，此類(lèi)處理設(shè)備可包括多指令串無(wú)序處理器。在下面的描述中，為提供本公開(kāi)內(nèi)容的實(shí)施例的更透徹理解而陳述了許多特定的細(xì)節(jié)，如處理邏輯、處理器類(lèi)型、微體系結(jié)構(gòu)條件、事件、使能機(jī)制及諸如此類(lèi)。然而，將由本領(lǐng)域的技術(shù)人員領(lǐng)會(huì)到，可無(wú)需此類(lèi)特定細(xì)節(jié)來(lái)實(shí)施實(shí)施例。另外，一些公知的結(jié)構(gòu)、電路及諸如此類(lèi)未詳細(xì)示出以避免不必要地混淆本公開(kāi)內(nèi)容的實(shí)施例。
[0006]雖然下面的實(shí)施例參照處理器描述，但其它實(shí)施例可適用于其它類(lèi)型的集成電路和邏輯裝置。本公開(kāi)內(nèi)容的實(shí)施例的類(lèi)似技術(shù)和教導(dǎo)可應(yīng)用到可從更高流水線(xiàn)吞吐量和改進(jìn)性能中受益的其它類(lèi)型的電路或半導(dǎo)體裝置。本公開(kāi)內(nèi)容的實(shí)施例的教導(dǎo)適用于執(zhí)行數(shù)據(jù)操縱的任何處理器或機(jī)器。然而，實(shí)施例不限于執(zhí)行512比特、256比特、128比特、64比特、32比特或16比特?cái)?shù)據(jù)運(yùn)算的處理器或機(jī)器，并且可應(yīng)用到其中可執(zhí)行數(shù)據(jù)的操縱或管理的任何處理器和機(jī)器。另外，下面的描述提供示例，并且附圖顯示各種示例以便于說(shuō)明。然而，這些示例不應(yīng)以限制的意義解釋?zhuān)驗(yàn)樗鼈冎皇菫榱颂峁┍竟_(kāi)內(nèi)容的實(shí)施例的示例，而無(wú)意于提供本公開(kāi)內(nèi)容的實(shí)施例的所有可能實(shí)現(xiàn)的詳盡列表。
[0007]雖然下面的示例描述在執(zhí)行單元和邏輯電路的上下文中的指令處理和分發(fā)，但本公開(kāi)內(nèi)容的其它實(shí)施例可通過(guò)在機(jī)器可讀有形媒體上存儲(chǔ)的數(shù)據(jù)或指令來(lái)實(shí)現(xiàn)，其在由機(jī)器執(zhí)行時(shí)，使得機(jī)器執(zhí)行與本公開(kāi)內(nèi)容的至少一個(gè)實(shí)施例一致的功能。在一個(gè)實(shí)施例中，與本公開(kāi)內(nèi)容的實(shí)施例關(guān)聯(lián)的功能體現(xiàn)在機(jī)器可執(zhí)行指令中。指令可用于使得可編程具有指令的通用或?qū)Ｓ锰幚砥鲌?zhí)行本公開(kāi)內(nèi)容的步驟。本公開(kāi)內(nèi)容的實(shí)施例可提供為計(jì)算機(jī)程序產(chǎn)品或軟件，該產(chǎn)品或軟件可包括機(jī)器或計(jì)算機(jī)可讀媒體，其上存儲(chǔ)有可用于編程計(jì)算機(jī)(或其它電子裝置)以執(zhí)行根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的一個(gè)或更多個(gè)操作的指令。此外，本公開(kāi)內(nèi)容的實(shí)施例的步驟可能由包含用于執(zhí)行所述步驟的固定功能邏輯的特定硬件組件執(zhí)行，或者由編程的計(jì)算機(jī)組件和固定功能硬件組件的任何組合執(zhí)行。
[0008]用于編程邏輯以執(zhí)行本公開(kāi)內(nèi)容的實(shí)施例的指令可存儲(chǔ)在系統(tǒng)中的存儲(chǔ)器內(nèi)，如DRAM、高速緩存、閃存存儲(chǔ)器或其它存儲(chǔ)裝置。此外，指令可經(jīng)網(wǎng)絡(luò)或借助于其它計(jì)算機(jī)可讀媒體分發(fā)。因此，機(jī)器可讀介質(zhì)可包括用于以由機(jī)器(例如，計(jì)算機(jī))可讀形式存儲(chǔ)或傳送信息的任何機(jī)制，但不限于軟盤(pán)、光盤(pán)、壓縮光盤(pán)只讀存儲(chǔ)器(CD-ROM)、磁光盤(pán)、只讀存儲(chǔ)器(R0M)、隨機(jī)存取存儲(chǔ)器(RAM)、可擦除編程只讀存儲(chǔ)器(EPROM)、電擦除可編程只讀存儲(chǔ)器(EEPROM)、磁卡或光卡、閃存存儲(chǔ)器或經(jīng)電氣、光、聲或其它傳播信號(hào)形式(例如，載波、紅外信號(hào)、數(shù)字信號(hào)等)，在信息通過(guò)因特網(wǎng)的傳送中使用的有形機(jī)器可讀存儲(chǔ)裝置。相應(yīng)地，計(jì)算機(jī)可讀媒體可包括適合用于存儲(chǔ)或傳送以由機(jī)器(例如計(jì)算機(jī))可讀形式的電子指令或信息的任何類(lèi)型的有形機(jī)器可讀媒體。
[0009]設(shè)計(jì)可經(jīng)歷從創(chuàng)建到模擬再到制造的各種階段。表示設(shè)計(jì)的數(shù)據(jù)可以以多種方式表示設(shè)計(jì)。首先，由于在模擬中可能有用，可使用硬件描述語(yǔ)言或另一功能描述語(yǔ)言表示硬件。另外，可在設(shè)計(jì)過(guò)程的某些階段產(chǎn)生具有邏輯和/或晶體管柵的電路級(jí)模型。此外，在某一階段，設(shè)計(jì)可達(dá)到表示在硬件模型中的各種裝置的物理布局的數(shù)據(jù)級(jí)。在其中使用一些半導(dǎo)體制造技術(shù)的情況下，表示硬件模型的數(shù)據(jù)可以是指定在用于產(chǎn)生集成電路的掩膜的不同掩膜層上存在或不存在各種特征的數(shù)據(jù)。在設(shè)計(jì)的任何表示中，數(shù)據(jù)可存儲(chǔ)在任何形式的機(jī)器可讀媒體中。存儲(chǔ)器或磁性存儲(chǔ)裝置或光學(xué)存儲(chǔ)裝置(諸如光盤(pán))可以是機(jī)器可讀媒體，存儲(chǔ)經(jīng)調(diào)制或以其它方式生成以傳送信息的光波或電波傳送的此類(lèi)信息。在傳送指示或攜帶代碼或設(shè)計(jì)的電載波時(shí)，就執(zhí)行電信號(hào)的復(fù)制、緩沖或重新傳送而言，可制作新副本。因此，通信提供商或網(wǎng)絡(luò)提供商可在有形機(jī)器可讀媒體上至少暫時(shí)存儲(chǔ)諸如編碼到載波中的信息的物品，體現(xiàn)了本公開(kāi)內(nèi)容的實(shí)施例的技術(shù)。
[0010]在現(xiàn)代處理器中，多個(gè)不同執(zhí)行單元可用于處理和執(zhí)行多種代碼和指令。一些指令可更快完成，而其它指令可占用多個(gè)時(shí)鐘周期才完成。指令的吞吐量越快，處理器的總體性能就越佳。因此，使許多指令盡可能快地執(zhí)行會(huì)是有利的。然而，可存在具有更大復(fù)雜性并且在執(zhí)行時(shí)間和處理器資源方面要求更大的某些指令，如浮點(diǎn)指令、加載/存儲(chǔ)操作、數(shù)據(jù)移動(dòng)等。
[0011]因?yàn)樵谝蛱鼐W(wǎng)、文本和多媒體應(yīng)用中使用更多的計(jì)算機(jī)系統(tǒng)，所以隨著時(shí)間的過(guò)去已引入了另外的處理器支持。在一個(gè)實(shí)施例中，指令集可與一個(gè)或更多個(gè)計(jì)算機(jī)體系結(jié)構(gòu)關(guān)聯(lián)，包括數(shù)據(jù)類(lèi)型、指令、寄存器體系結(jié)構(gòu)、尋址模式、存儲(chǔ)器體系結(jié)構(gòu)、中斷和異常處理及外部輸入和輸出(I/o)。
[0012]在一個(gè)實(shí)施例中，指令集體系結(jié)構(gòu)(ISA)可通過(guò)一個(gè)或更多個(gè)微體系結(jié)構(gòu)來(lái)實(shí)現(xiàn)，其可包括用于實(shí)現(xiàn)一個(gè)或更多個(gè)指令集的處理器邏輯和電路。相應(yīng)地，具有不同微體系結(jié)構(gòu)的處理器可共享公共指令集的至少一部分。例如，Intel? Pentium 4處理器、Intel?Core ?處理器和來(lái)自加利福尼亞州Sunnyvale的Advanced Micro Devices, Inc.的處理器實(shí)現(xiàn)幾乎相同版本的x86指令集(其中更新版本已添加一些擴(kuò)展)，但具有不同內(nèi)部設(shè)計(jì)。類(lèi)似地，由其它處理器開(kāi)發(fā)公司(諸如ARM Holdings, Ltd., MIPS或其被許可人或采用者)設(shè)計(jì)的處理器可共享公共指令集的至少一部分，但可包括不同處理器設(shè)計(jì)。例如，ISA的相同寄存器體系結(jié)構(gòu)可使用新或公知的技術(shù)在不同微體系結(jié)構(gòu)中以不同方式實(shí)現(xiàn)，包括專(zhuān)用物理寄存器、使用寄存器重命名機(jī)制(例如，使用寄存器別名表(RAT)、重新排序緩沖器(ROB)和引退寄存器文件)的一個(gè)或更多個(gè)動(dòng)態(tài)分配的物理寄存器。在一個(gè)實(shí)施例中，寄存器可包括一個(gè)或更多個(gè)寄存器、寄存器體系結(jié)構(gòu)、寄存器文件或可以或可以不由軟件程序員尋址的其它寄存器集。
[0013]指令可包括一個(gè)或更多個(gè)指令格式。在一個(gè)實(shí)施例中，指令格式可指示各種字段(比特的數(shù)量、比特的位置等)以除其它之外，指定要執(zhí)行的操作和操作數(shù)(將對(duì)所述操作數(shù)執(zhí)行操作)。在又一實(shí)施例中，一些指令格式可還通過(guò)指令模板(或子格式)定義。例如，給定指令格式的指令模板可定義成具有指令格式的字段的不同子集，和/或定義成具有以不同方式解釋的給定字段。在一個(gè)實(shí)施例中，指令可使用指令格式(并且，如果已定義，則在該指令格式的指令模板之一中)表述，并且指定或指示操作和操作數(shù)(將對(duì)所述操作數(shù)執(zhí)行操作)。
[0014]科學(xué)、金融、自動(dòng)向量化通用、RMS(識(shí)別、挖掘和合成)及視覺(jué)和多媒體應(yīng)用(例如，2D/3D圖形、圖像處理、視頻壓縮/解壓縮、語(yǔ)音識(shí)別算法和音頻操縱)可要求對(duì)大量數(shù)據(jù)項(xiàng)執(zhí)行相同操作。在一個(gè)實(shí)施例中，單指令多數(shù)據(jù)(SMD)指使得處理器對(duì)多個(gè)數(shù)據(jù)元素執(zhí)行操作的指令的類(lèi)型。在邏輯上可將寄存器中的比特劃分成多個(gè)固定大小或可變大小數(shù)據(jù)元素(每個(gè)元素表示單獨(dú)的值)的Snro技術(shù)可使用在處理器中。例如，在一個(gè)實(shí)施例中，可將64比特寄存器中的比特組織為包含4個(gè)單獨(dú)16比特?cái)?shù)據(jù)元素的源操作數(shù)，每個(gè)元素表示單獨(dú)的16比特值。此類(lèi)型的數(shù)據(jù)可稱(chēng)為“壓縮”(packed)數(shù)據(jù)類(lèi)型或“向量”數(shù)據(jù)類(lèi)型，并且此數(shù)據(jù)類(lèi)型的操作數(shù)可稱(chēng)為壓縮數(shù)據(jù)操作數(shù)或向量操作數(shù)。在一個(gè)實(shí)施例中，壓縮數(shù)據(jù)項(xiàng)或向量可以是在單個(gè)寄存器內(nèi)存儲(chǔ)的壓縮數(shù)據(jù)元素的序列，并且壓縮數(shù)據(jù)操作數(shù)或向量操作數(shù)可以是SIMD指令(或“壓縮數(shù)據(jù)指令”或“向量指令”)的源或目的地操作數(shù)。在一個(gè)實(shí)施例中，SIMD指令指定要對(duì)兩個(gè)源向量操作數(shù)執(zhí)行的單向量操作，生成相同或不同大小的具有相同或不同數(shù)量的數(shù)據(jù)元素和以相同或不同的數(shù)據(jù)元素順序的目的地向量操作數(shù)(也稱(chēng)為結(jié)果向量操作數(shù))
例如由具有包括χ86、MMX ?、流播S頂D擴(kuò)展(SSE)、SSE2、SSE3、SSE4.1及SSE4.2指令的指令集的Intel? Core?處理器，諸如ARM Cortex?系列處理器的具有包括向量浮點(diǎn)(VFP)和/或NEON指令的指令集的ARM處理器和諸如由中國(guó)科學(xué)院的計(jì)算技術(shù)研究所(ICT)開(kāi)發(fā)的龍芯系列處理器的MIPS處理器采用的SMD技術(shù)已經(jīng)在應(yīng)用性能方面實(shí)現(xiàn)了相當(dāng)大的改進(jìn)(Core ?和MMX?是加利福尼亞州Santa Clara的Intel Corporat1n的注冊(cè)商標(biāo)或商標(biāo))。
[0015]在一個(gè)實(shí)施例中，目的地和源寄存器/數(shù)據(jù)可以是表示對(duì)應(yīng)數(shù)據(jù)或操作的源和目的地的常規(guī)術(shù)語(yǔ)。在一些實(shí)施例中，它們可通過(guò)具有與描繪的那些名稱(chēng)或功能不同的名稱(chēng)或功能的寄存器、存儲(chǔ)器或其它存儲(chǔ)區(qū)域來(lái)實(shí)現(xiàn)。例如，在一個(gè)實(shí)施例中，“DEST1”可以是臨時(shí)存儲(chǔ)寄存器或其它存儲(chǔ)區(qū)域，而“SRC1”和“SRC2”可以是第一和第二源存儲(chǔ)寄存器或其它存儲(chǔ)區(qū)域并以此類(lèi)推。在其它實(shí)施例中，兩個(gè)或更多個(gè)SRC和DEST存儲(chǔ)區(qū)域可對(duì)應(yīng)于相同存儲(chǔ)區(qū)域(例如，SMD寄存器)內(nèi)的不同數(shù)據(jù)存儲(chǔ)元素。在一個(gè)實(shí)施例中，例如通過(guò)將對(duì)第一和第二源數(shù)據(jù)執(zhí)行的操作的結(jié)果回寫(xiě)到用作目的地寄存器的兩個(gè)源寄存器中的一個(gè)，源寄存器之一也可充當(dāng)目的地寄存器。
[0016]圖1A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的用可包括執(zhí)行單元以執(zhí)行指令的處理器形成的示范計(jì)算機(jī)系統(tǒng)的框圖。根據(jù)本公開(kāi)內(nèi)容(例如本文描述的實(shí)施例中的)，系統(tǒng)100可包括諸如處理器102的組件，以采用包括執(zhí)行用于處理數(shù)據(jù)的算法的邏輯的執(zhí)行單元。系統(tǒng)100可表示基于根據(jù)加利福尼亞州Santa Clara的Intel Corporat1n可用的PENTIUM? II1、PENTIUM? 4、Xeon ?、Itanium?、XScale ? 和/或StrongARM ? 微處理器的處理系統(tǒng)，盡管也可使用其它系統(tǒng)(包括具有其它微處理器的PC、工程工作站、置頂盒及諸如此類(lèi))。在一個(gè)實(shí)施例中，示例系統(tǒng)100可執(zhí)行根據(jù)華盛頓Redmond的Microsoft Corporat1n可用的一版本的Windows ?操作系統(tǒng)，盡管也可使用其它操作系統(tǒng)(例如，UNIX和Linux)、嵌入式軟件和/或圖形用戶(hù)界面。因此，本公開(kāi)內(nèi)容的實(shí)施例不限于硬件電路和軟件的任何特定組合。
[0017]實(shí)施例并不限于計(jì)算機(jī)系統(tǒng)。本公開(kāi)內(nèi)容的實(shí)施例可在諸如手持式裝置和嵌入式應(yīng)用的其它裝置中使用。手持式裝置的一些示例包括蜂窩電話(huà)、因特網(wǎng)協(xié)議裝置、數(shù)碼相機(jī)、個(gè)人數(shù)字助理(PDA)及手持式PC。嵌入式應(yīng)用可包括微控制器、數(shù)字信號(hào)處理器(DSP)、片上系統(tǒng)、網(wǎng)絡(luò)計(jì)算機(jī)(NetPC)、置頂盒、網(wǎng)絡(luò)集線(xiàn)器、寬域網(wǎng)(WAN)交換機(jī)或可執(zhí)行根據(jù)至少一個(gè)實(shí)施例的一個(gè)或更多個(gè)指令的任何其它系統(tǒng)。
[0018]根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例，計(jì)算機(jī)系統(tǒng)100可包括處理器102，處理器102可包括一個(gè)或更多個(gè)執(zhí)行單元108以執(zhí)行算法，來(lái)執(zhí)行至少一個(gè)指令。一個(gè)實(shí)施例可在單處理器臺(tái)式或服務(wù)器系統(tǒng)的上下文中描述，但其它實(shí)施例可包括在多處理器系統(tǒng)中。系統(tǒng)100可以是“集線(xiàn)器”系統(tǒng)體系結(jié)構(gòu)的示例。系統(tǒng)100可包括用于處理數(shù)據(jù)信號(hào)的處理器102。處理器102可包括復(fù)雜指令集計(jì)算機(jī)(CISC)微處理器、精簡(jiǎn)指令集計(jì)算機(jī)(RISC)微處理器、超長(zhǎng)指令字(VLIW)微處理器、實(shí)現(xiàn)指令集的組合的處理器或例如諸如數(shù)字信號(hào)處理器的任何其它處理器裝置。在一個(gè)實(shí)施例中，處理器102可耦合到處理器總線(xiàn)110，處理器總線(xiàn)110可在處理器102與系統(tǒng)100中的其它組件之間傳送數(shù)據(jù)信號(hào)。系統(tǒng)100的元素可執(zhí)行本領(lǐng)域技術(shù)人員公知的常規(guī)功能。
[0019]在一個(gè)實(shí)施例中，處理器102可包括一級(jí)(LI)內(nèi)部高速緩沖存儲(chǔ)器104。取決于體系結(jié)構(gòu)，處理器102可具有單個(gè)內(nèi)部高速緩存或多級(jí)內(nèi)部高速緩存。在另一實(shí)施例中，高速緩沖存儲(chǔ)器可駐留在處理器102的外部。取決于特定實(shí)現(xiàn)和需要，其它實(shí)施例也可包括內(nèi)部和外部高速緩存兩者的組合。寄存器文件106可在各種寄存器中存儲(chǔ)不同類(lèi)型的數(shù)據(jù)，包括整數(shù)寄存器、浮點(diǎn)寄存器、狀態(tài)寄存器和指令指針寄存器。
[0020]包括執(zhí)行整數(shù)和浮點(diǎn)運(yùn)算的邏輯的執(zhí)行單元108也駐留在處理器102中。處理器102也可包括存儲(chǔ)用于某些微指令的微代碼的微代碼(ucode) ROM。在一個(gè)實(shí)施例中，執(zhí)行單元108可包括處理壓縮指令集109的邏輯。通過(guò)在通用處理器102的指令集中包括壓縮指令集109，連同執(zhí)行指令的關(guān)聯(lián)電路，可使用通用處理器102中的壓縮數(shù)據(jù)，執(zhí)行由許多多媒體應(yīng)用使用的操作。因此，通過(guò)使用處理器的數(shù)據(jù)總線(xiàn)的完全寬度來(lái)對(duì)壓縮數(shù)據(jù)執(zhí)行操作，可加速和更有效地執(zhí)行許多多媒體應(yīng)用。這可消除跨處理器的數(shù)據(jù)總線(xiàn)傳輸更小數(shù)據(jù)單元來(lái)一次一個(gè)數(shù)據(jù)元素執(zhí)行一個(gè)或更多個(gè)操作的需要。
[0021]執(zhí)行單元108的實(shí)施例也可在微控制器、嵌入式處理器、圖形裝置、DSP和其它類(lèi)型的邏輯電路中使用。系統(tǒng)100可包括存儲(chǔ)器120。存儲(chǔ)器120可實(shí)現(xiàn)為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)裝置、閃存存儲(chǔ)器裝置或其它存儲(chǔ)器裝置。存儲(chǔ)器120可存儲(chǔ)由處理器102可執(zhí)行的數(shù)據(jù)信號(hào)表示的指令和/或數(shù)據(jù)。
[0022]系統(tǒng)邏輯芯片116可耦合到處理器總線(xiàn)110和存儲(chǔ)器120。系統(tǒng)邏輯芯片116可包括存儲(chǔ)器控制器集線(xiàn)器(MCH)。處理器102可經(jīng)處理器總線(xiàn)110與MCH 116進(jìn)行通信。MCH 116可提供到用于指令和數(shù)據(jù)存儲(chǔ)和用于存儲(chǔ)圖形命令、數(shù)據(jù)和紋理的存儲(chǔ)器120的高帶寬存儲(chǔ)器路徑118ICH 116可在處理器102、存儲(chǔ)器120與系統(tǒng)100的其它組件之間引導(dǎo)數(shù)據(jù)信號(hào)，并且在處理器總線(xiàn)110、存儲(chǔ)器120和系統(tǒng)I/O 122之間橋接數(shù)據(jù)信號(hào)。在一些實(shí)施例中，系統(tǒng)邏輯芯片116可提供用于耦合到圖形控制器112的圖形端口。MCH 116可通過(guò)存儲(chǔ)器接口118耦合到存儲(chǔ)器120。圖形卡112可通過(guò)加速圖形端口(AGP)互連114耦合到MCH 116。
[0023]系統(tǒng)100可使用專(zhuān)屬集線(xiàn)器接口總線(xiàn)122將MCH116耦合到I/O控制器集線(xiàn)器(ICH)130。在一個(gè)實(shí)施例中，ICH 130可經(jīng)本地I/O總線(xiàn)提供到一些I/O裝置的直接連接。本地I/O總線(xiàn)可包括用于連接外設(shè)到存儲(chǔ)器120、芯片集和處理器120的高速I(mǎi)/O總線(xiàn)。示例可包括音頻控制器、固件集線(xiàn)器(閃存B10SH28、無(wú)線(xiàn)收發(fā)器12