的另一可能運(yùn)算編碼(操作碼)格式。操作碼格式370與操作碼格式360相對(duì)應(yīng)，并且包括可選前綴字節(jié)378。根據(jù)一個(gè)實(shí)施例的指令可通過(guò)字段378、371和372的一個(gè)或更多個(gè)字段編碼。通過(guò)源操作數(shù)標(biāo)識(shí)符374和375以及通過(guò)前綴字節(jié)378，可識(shí)別直到每指令兩個(gè)操作數(shù)位置。在一個(gè)實(shí)施例中，前綴字節(jié)378可用于識(shí)別32比特或64比特源和目的地操作數(shù)。在一個(gè)實(shí)施例中，目的地操作數(shù)標(biāo)識(shí)符376可與源操作數(shù)標(biāo)識(shí)符374相同，而在其它實(shí)施例中，它們可不同。對(duì)于另一實(shí)施例，目的地操作數(shù)標(biāo)識(shí)符376可與源操作數(shù)標(biāo)識(shí)符375相同，而在其它實(shí)施例中，它們可不同。在一個(gè)實(shí)施例中，指令對(duì)通過(guò)操作數(shù)標(biāo)識(shí)符374和375識(shí)別的一個(gè)或更多個(gè)操作數(shù)進(jìn)行操作，并且通過(guò)操作數(shù)標(biāo)識(shí)符374和375識(shí)別的一個(gè)或更多個(gè)操作數(shù)可通過(guò)指令的結(jié)果被改寫，而在其它實(shí)施例中，通過(guò)標(biāo)識(shí)符374和375識(shí)別的操作數(shù)可寫入另一寄存器中的另一數(shù)據(jù)元素。操作碼格式360和370允許由MOD字段363和373和由可選比例-索引-基礎(chǔ)和位移字節(jié)部分指定的寄存器到寄存器、存儲(chǔ)器到寄存器、寄存器接(by)存儲(chǔ)器、寄存器接寄存器、寄存器接中間、寄存器到存儲(chǔ)器尋址。
[0047]圖3F示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的又一可能運(yùn)算編碼(操作碼)格式。64比特單指令多數(shù)據(jù)(snro)算術(shù)運(yùn)算可通過(guò)協(xié)處理器數(shù)據(jù)處理(CDP)指令執(zhí)行。運(yùn)算編碼(操作碼)格式380描繪具有⑶P操作碼字段382和389的一個(gè)此類⑶P指令。CDP指令的類型，對(duì)于另一實(shí)施例，運(yùn)算可通過(guò)字段383、384、387和388的一個(gè)或更多個(gè)字段編碼?？勺R(shí)別直到每指令三個(gè)操作數(shù)位置，包括直到兩個(gè)源操作數(shù)標(biāo)識(shí)符385、390和一個(gè)目的地操作數(shù)標(biāo)識(shí)符386。協(xié)處理器的一個(gè)實(shí)施例可對(duì)8、16、32和64比特值進(jìn)行操作。在一個(gè)實(shí)施例中，可對(duì)整數(shù)數(shù)據(jù)元素執(zhí)行指令。在一些實(shí)施例中，可使用條件字段381，有條件執(zhí)行指令。對(duì)于一些實(shí)施例，源數(shù)據(jù)大小可由字段383編碼。在一些實(shí)施例中，可對(duì)SMD字段進(jìn)行零(Z)、負(fù)(N)、進(jìn)位(C)和溢出(V)檢測(cè)。對(duì)于一些指令，飽和的類型可由字段384編碼。
[0048]圖4A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的示出有序流水線和寄存器重命名階段、無(wú)序發(fā)布/執(zhí)行流水線的框圖。圖4B是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的示出有序體系結(jié)構(gòu)核和要包括在處理器中的寄存器重命名邏輯、無(wú)序發(fā)布/執(zhí)行流水線的框圖。圖4A中的實(shí)線框示出有序流水線，而虛線框示出寄存器重命名、無(wú)序發(fā)布/執(zhí)行流水線。類似地，圖4B中的實(shí)線框示出有序體系結(jié)構(gòu)邏輯，而虛線框示出寄存器重命名和無(wú)序發(fā)布/執(zhí)行邏輯。
[0049]在圖4A中，處理器流水線400可包括獲取階段402、長(zhǎng)度解碼階段404、解碼階段406、分配階段408、重命名階段410、調(diào)度(也稱為分派或發(fā)布)階段412、寄存器讀取/存儲(chǔ)器讀取階段414、執(zhí)行階段416、回寫/存儲(chǔ)器寫入階段418、異常處理階段422及提交階段424。
[0050]在圖4B中，箭頭表示在兩個(gè)或更多個(gè)單元之間的耦合，并且箭頭的方向指示在那些單元之間數(shù)據(jù)流的方向。圖4B顯示處理器核490，包括耦合到執(zhí)行引擎單元450的前端單元430，并且兩者均可耦合到存儲(chǔ)器單元470。
[0051 ]核490可以是精簡(jiǎn)指令集計(jì)算(RISC)核、復(fù)雜指令集計(jì)算(CISC)核、超長(zhǎng)指令字(VLIM)核或混合或備選核類型。在一個(gè)實(shí)施例中，核490可以是專用核，諸如，例如網(wǎng)絡(luò)或通信核、壓縮引擎、圖形核或諸如此類。
[0052]前端單元430可包括耦合到指令高速緩存單元434的分支預(yù)測(cè)單元432。指令高速緩存單元434可耦合到指令翻譯后援緩沖器(TLB) 436oTLB 436可耦合到指令獲取單元438，其耦合到解碼單元440。解碼單元440可將指令解碼，并且生成作為輸出的一個(gè)或更多個(gè)微操作、微代碼入口點(diǎn)、微指令、其它指令或其它控制信號(hào)，它們可從原始指令解碼或者以其它方式反映原始指令或者可從原始指令得到。解碼器可使用各種不同機(jī)制實(shí)現(xiàn)。適合機(jī)制的示例包括但不限于查表、硬件實(shí)現(xiàn)、可編程邏輯陣列(PLA)、微代碼只讀存儲(chǔ)器(ROM)等。在一個(gè)實(shí)施例中，指令高速緩存單元434可還耦合到存儲(chǔ)器單元470中的2級(jí)(L2)高速緩存單元476。解碼單元440可耦合到執(zhí)行引擎單元450中的重命名/分配器單元452。
[0053]執(zhí)行引擎單元450可包括耦合到引退單元454和一個(gè)或更多個(gè)調(diào)度器單元456的集和的重命名/分配器單元452。調(diào)度器單元456表示任何數(shù)量的不同調(diào)度器，包括預(yù)留站、中央指令窗口等。調(diào)度器單元456可耦合到物理寄存器文件單元458 ο每個(gè)物理寄存器文件單元458表示一個(gè)或更多個(gè)物理寄存器文件，這些文件的不同文件存儲(chǔ)一個(gè)或更多個(gè)不同數(shù)據(jù)類型，如標(biāo)量整數(shù)、標(biāo)量浮點(diǎn)、壓縮整數(shù)、壓縮浮點(diǎn)、向量整數(shù)、向量浮點(diǎn)、等，狀態(tài)(例如，作為要執(zhí)行的下一指令的地址的指令指針)等。物理寄存器文件單元458可由引退單元154重疊以示出其中可實(shí)現(xiàn)寄存器重命名和無(wú)序執(zhí)行的各種方式(例如，使用一個(gè)或更多個(gè)重排序緩沖器和一個(gè)或更多個(gè)引退寄存器文件;使用一個(gè)或更多個(gè)將來(lái)文件、一個(gè)或更多個(gè)歷史緩沖器和一個(gè)或更多個(gè)引退寄存器文件;使用寄存器映射和寄存器池等)。通常，體系結(jié)構(gòu)寄存器可從處理器外部或者從程序員的角度而言是可見(jiàn)的。寄存器可能不限于任何已知特定類型的電路。各種不同類型的寄存器只要如本文中所述存儲(chǔ)和提供數(shù)據(jù)，它們便是適合的。適合寄存器的示例包括但不限于專用物理寄存器、使用重命名的動(dòng)態(tài)分配物理寄存器、專用和動(dòng)態(tài)分配物理寄存器的組合等。引退單元454和物理寄存器文件單元458可耦合到執(zhí)行集群460。執(zhí)行集群460可包括一個(gè)或更多個(gè)執(zhí)行單元162的集合和一個(gè)或更多個(gè)存儲(chǔ)器存取單元464的集合。執(zhí)行單元462可執(zhí)行各種操作(例如，移位、加法、減法、乘法)，并且對(duì)各種類型的數(shù)據(jù)執(zhí)行(例如，標(biāo)量浮點(diǎn)、壓縮整數(shù)、壓縮浮點(diǎn)、向量整數(shù)、向量浮點(diǎn))。雖然一些實(shí)施例可包括專用于特定功能或功能的集合的多個(gè)執(zhí)行單元，但其它實(shí)施例可只包括一個(gè)執(zhí)行單元或全部執(zhí)行所有功能的多個(gè)執(zhí)行單元。調(diào)度器單元456、物理寄存器文件單元458和執(zhí)行集群460示為可能是多個(gè)，這是因?yàn)槟承?shí)施例為某些類型的數(shù)據(jù)/操作創(chuàng)建單獨(dú)的流水線(例如，標(biāo)量整數(shù)流水線、標(biāo)量浮點(diǎn)/壓縮整數(shù)/壓縮浮點(diǎn)/向量整數(shù)/向量浮點(diǎn)流水線和/或存儲(chǔ)器存取流水線，每個(gè)流水線具有其自己的調(diào)度器單元、物理寄存器文件單元和/或執(zhí)行集群-并且在單獨(dú)的存儲(chǔ)器存取流水線的情況下，可實(shí)現(xiàn)其中僅此流水線的執(zhí)行集群具有存儲(chǔ)器存取單元464的某些實(shí)施例)。還應(yīng)理解的是，在使用單獨(dú)流水線的情況下，一個(gè)或更多個(gè)這些流水線可以是無(wú)序發(fā)布/執(zhí)行，并且其余的流水線是有序的。
[0054]存儲(chǔ)器存取單元464的集合可耦合到存儲(chǔ)器單元470，其可包括耦合到數(shù)據(jù)高速緩存單元474的數(shù)據(jù)TLB單元472，數(shù)據(jù)高速緩存單元474耦合到2級(jí)(L2)高速緩存單元476。在一個(gè)示范實(shí)施例中，存儲(chǔ)器存取單元464可包括負(fù)載單元、存儲(chǔ)地址單元和存儲(chǔ)數(shù)據(jù)單元，它們中的每個(gè)可耦合到存儲(chǔ)器單元470中的數(shù)據(jù)TLB單元472兒2高速緩存單元476可耦合到一個(gè)或更多個(gè)其它級(jí)的高速緩存，并且最終耦合到主存儲(chǔ)器。
[0055]通過(guò)示例，示范寄存器重命名、無(wú)序發(fā)布/執(zhí)行核體系結(jié)構(gòu)可如下實(shí)現(xiàn)流水線400:I)指令獲取438可執(zhí)行獲取階段402和長(zhǎng)度解碼階段404;2)解碼單元440可執(zhí)行解碼階段406;3)重命名/分配器單元452可執(zhí)行分配階段408和重命名階段410;4)調(diào)度器單元456可執(zhí)行調(diào)度階段412;5)物理寄存器文件單元458和存儲(chǔ)器單元470可執(zhí)行寄存器讀取/存儲(chǔ)器讀取階段414;執(zhí)行集群460可執(zhí)行執(zhí)行階段416;6)存儲(chǔ)器單元470和物理寄存器文件單元458可執(zhí)行回寫/存儲(chǔ)器寫入階段418;7)各種單元可涉及異常處理階段422的執(zhí)行；以及8)引退單元454和物理寄存器文件單元458可執(zhí)行提交階段424。
[0056]核490可支持一個(gè)或更多個(gè)指令集[例如，x86指令集(其中更新版本已添加一些擴(kuò)展)、加利福尼亞州Sunnyvale的MIPS Technologies , Inc.的MIPS指令集、加利福尼亞州Sunnyvale的ARM Ho I d i ng s的ARM指令集(具有諸如NEON的可選另外擴(kuò)展)。
[0057]應(yīng)理解的是，核可以以多種方式支持多線程(執(zhí)行兩個(gè)或更多個(gè)并行的操作或線程的集合)。例如通過(guò)包括時(shí)間片多線程、同時(shí)多線程(其中，單個(gè)物理核提供用于物理核在同時(shí)進(jìn)行多線程的每個(gè)線程的邏輯核)或其組合，可執(zhí)行多線程支持。此類組合例如可包括時(shí)間片獲取和解碼及之后的同時(shí)多線程，如在Intel?超線程技術(shù)中一樣。
[0058]雖然寄存器重命名可在無(wú)序執(zhí)行的上下文中描述，但應(yīng)理解的是，可在有序體系結(jié)構(gòu)中使用寄存器重命名。雖然處理器的所示實(shí)施例也可包括單獨(dú)的指令和數(shù)據(jù)高速緩存單元434/474及共享L2高速緩存單元476，但其它實(shí)施例可具有諸如例如I級(jí)(LI)內(nèi)部高速緩存的用于指令和數(shù)據(jù)兩者的單個(gè)內(nèi)部高速緩存，或多個(gè)級(jí)的內(nèi)部高速緩存。在一些實(shí)施例中，系統(tǒng)可包括內(nèi)部高速緩存和可在核和/或處理器外的外部高速緩存的組合。在其它實(shí)施例中，所有高速緩存可在核和/或處理器的外部。
[0059]圖5A是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的處理器500的框圖。在一個(gè)實(shí)施例中，處理器500可包括多核處理器。處理器500可包括以通信方式耦合到一個(gè)或更多個(gè)核502的系統(tǒng)代理510。此外，核502和系統(tǒng)代理510可以通信方式耦合到一個(gè)或更多個(gè)高速緩存506。核502、系統(tǒng)代理510和高速緩存506可經(jīng)一個(gè)或更多個(gè)存儲(chǔ)器控制單元552以通信方式耦合。此外，核502、系統(tǒng)代理510和高速緩存506可經(jīng)存儲(chǔ)器控制單元552以通信方式耦合到圖形模塊560。
[0060]處理器500可包括用于將核502、系統(tǒng)代理510和高速緩存506及圖形模塊560互連的任何適合機(jī)制。在一個(gè)實(shí)施例中，處理器500可包括基于環(huán)形的互連單元508以將核502、系統(tǒng)代理510和高速緩存506及圖形模塊560互連。在其它實(shí)施例中，處理器500可包括用于將此類單元互連的任何數(shù)量的公知技術(shù)。基于環(huán)形的互連單元508可利用存儲(chǔ)器控制單元552以促進(jìn)互連。
[0061]處理器500可包括存儲(chǔ)器層次結(jié)構(gòu)，該層次結(jié)構(gòu)包括核內(nèi)的一個(gè)或更多個(gè)級(jí)的高速緩存、諸如高速緩存506的一個(gè)或更多個(gè)共享高速緩存單元或耦合到集成存儲(chǔ)器控制器單元552的集合的外部存儲(chǔ)器(未示出)。高速緩存506可包括任何適合的高速緩存。在一個(gè)實(shí)施例中，高速緩存506可包括諸如2級(jí)(L2)、3級(jí)(L3)、4級(jí)(L4)或其它級(jí)的高速緩存的一個(gè)或更多個(gè)中間級(jí)高速緩存、末級(jí)高速緩存(LLC)和/或其組合。
[0062]在各種實(shí)施例中，一個(gè)或更多個(gè)核502可執(zhí)行多線程。系統(tǒng)代理510可包括用于協(xié)調(diào)和操作核502的組件。系統(tǒng)代理510例如可包括功率控制單元(PCU) JCU可以是或者包括用于調(diào)節(jié)核502的功率狀態(tài)所需的邏輯和組件。系統(tǒng)代理510可包括用于驅(qū)動(dòng)一個(gè)或更多個(gè)外部連接的顯示器或圖形模塊560的顯示引擎512。系統(tǒng)代理510可包括用于針對(duì)圖形的通信總線的接口 1214。在一個(gè)實(shí)施例中，接口 1214可通過(guò)PCI Express (PCIe)來(lái)實(shí)現(xiàn)。在其它的實(shí)施例中，接口 1214可通過(guò)PCI Express圖形(PEG)來(lái)實(shí)現(xiàn)。系統(tǒng)代理510可包括直接媒體接口(DMI) 516oDMI 516可在計(jì)算機(jī)系統(tǒng)的母板或其它部分上的不同橋之間提供鏈路。系統(tǒng)代理510可包括用于提供PCIe鏈路到計(jì)算系統(tǒng)的其它元素的PCIe橋WlS13PCIe橋1218可使用存儲(chǔ)器控制器1220和相干性邏輯1222實(shí)現(xiàn)。
[0063]核502可以以任何適合的方式實(shí)現(xiàn)。核502可在體系結(jié)構(gòu)和/或指令集方面是同構(gòu)或異構(gòu)的。在一個(gè)實(shí)施例中，一些核502可以是有序的，而其它核可以是無(wú)序的。在另一實(shí)施例中，兩個(gè)或更多個(gè)核502可執(zhí)行相同指令集，而其它核可只執(zhí)行該指令集的子集或不同指令集。
[0064]處理器500可包括諸如可從加利福尼亞州Santa Clara的Intel Corporat1n獲得的Core ? i3、i5、i7、2 Duo和QuacUXeon ? n Itanium ?、XScale ? 或StrongARM ? 處理器等通用處理器。處理器500可從諸如ARM Holdings, LtcUMIPS的另一公司提供。處理器500可以是專用處理器，諸如例如網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、協(xié)處理器、嵌入式處理器或諸如此類。處理器500可在一個(gè)或更多個(gè)芯片上實(shí)現(xiàn)。處理器500可以是使用諸如例如BiCM0S、C0MS或NMOS的多個(gè)處理技術(shù)的任何技術(shù)的一個(gè)或更多個(gè)襯底的一部分，和/或可在襯底上實(shí)現(xiàn)。
[0065]在一個(gè)實(shí)施例中，高速緩存506的一個(gè)給定高速緩存可由核502的多個(gè)核共享。在另一實(shí)施例中，高速緩存506的一個(gè)給定高速緩存可專用于核502之一。高速緩存506到核502的指派可由高速緩存控制器或其它適合機(jī)制處理。通過(guò)實(shí)現(xiàn)給定高速緩存506的時(shí)間片，可由兩個(gè)或更多個(gè)核502共享高速緩存506的一個(gè)給定高速緩存。
[0066]圖形模塊560可實(shí)現(xiàn)集成圖形處理子系統(tǒng)。在一個(gè)實(shí)施例中，圖形模塊560可包括圖形處理器。此外，圖形模塊560可包括媒體引擎565。媒體引擎565可提供媒體編碼和視頻解碼。
[0067]圖5B是根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的核502的示例實(shí)現(xiàn)的框圖。核502可包括以通信方式耦合到無(wú)序引擎580的前端570。核502可通過(guò)高速緩存層次結(jié)構(gòu)503，以通信方式耦合到處理器500的其它部分。
[0068]前端570可以以任何適合的方式實(shí)現(xiàn)，例如，如上所述部分或完全由前端201實(shí)現(xiàn)。在一個(gè)實(shí)施例中，前端570可通過(guò)高速緩存層次結(jié)構(gòu)503與處理器500的其它部分進(jìn)行通信。在又一實(shí)施例中，前端570可從處理器500的部分獲取指令，并且在指令傳遞到無(wú)序執(zhí)行引擎580時(shí)準(zhǔn)備處理器流水線中以后要使用的指令。
[0069]無(wú)序執(zhí)行引擎580可以以任何適合的方式實(shí)現(xiàn)，例如，如上所述部分或完全通過(guò)無(wú)序執(zhí)行引擎203來(lái)實(shí)現(xiàn)。無(wú)序執(zhí)行引擎580可準(zhǔn)備從前端570接收到的指令以供執(zhí)行。無(wú)序執(zhí)行引擎580可包括分配模塊1282。在一個(gè)實(shí)施例中，分配模塊1282可分配處理器500的資源或諸如寄存器或緩沖器的其它資源以執(zhí)行給定指令。分配模塊1282可在調(diào)度器中進(jìn)行分配，如存儲(chǔ)器調(diào)度器、快速調(diào)度器或浮點(diǎn)調(diào)度器。此類調(diào)度器可在圖5B中由資源調(diào)度器584表示。分配模塊1282可完全或部分通過(guò)結(jié)合圖2描述的分配邏輯來(lái)實(shí)現(xiàn)。資源調(diào)度器584可基于給定資源的源的準(zhǔn)備度和執(zhí)行指令需要的執(zhí)行資源的可用性，確定指令何時(shí)準(zhǔn)備就緒以執(zhí)行。資源調(diào)度器584可例如通過(guò)如上所述的調(diào)度器202、204、206來(lái)實(shí)現(xiàn)。資源調(diào)度器584可對(duì)一個(gè)或更多個(gè)資源調(diào)度指令的執(zhí)行。在一個(gè)實(shí)施例中，此類資源可在核502的內(nèi)部，并且例如可示出為資源586。在另一實(shí)施例中，此類資源可在核502的外部，并且例如可由高速緩存層次結(jié)構(gòu)503訪問(wèn)。資源例如可包括存儲(chǔ)器、高速緩存、寄存器文件或寄存器。核502內(nèi)部的資源可由圖5B中的資源586表示。在必需時(shí)，可例如通過(guò)高速緩存層次結(jié)構(gòu)503，協(xié)調(diào)寫入資源586或從中讀取的值和處理器500的其它部分。在指令是指派的資源時(shí)，可將它們置于重新排序緩沖器588中。重新排序緩沖器588可在指令執(zhí)行時(shí)跟蹤指令，并且可基于處理器500的任何適合準(zhǔn)則，選擇性地將其執(zhí)行重新排序。在一個(gè)實(shí)施例中，重新排序緩沖器588可識(shí)別可獨(dú)立執(zhí)行的指令或一系列指令。此類指令或一系列指令可與其它此類指令并行執(zhí)行。核502中的并行執(zhí)行可通過(guò)任何適合數(shù)量的單獨(dú)執(zhí)行塊或虛擬處理器執(zhí)行。在一個(gè)實(shí)施例中，給定核502內(nèi)的多個(gè)虛擬處理器可訪問(wèn)諸如存儲(chǔ)器、寄存器和高速緩存的共享資源。在其它實(shí)施例中，處理器500內(nèi)的多個(gè)處理實(shí)體可訪問(wèn)共享資源。
[0070]高速緩存層次結(jié)構(gòu)503可以以任何適合的方式實(shí)現(xiàn)。例如，高速緩存層次結(jié)構(gòu)503可包括諸如高速緩存572、574的一個(gè)或更多個(gè)更低或中級(jí)高速緩存。在一個(gè)實(shí)施例中，高速緩存層次結(jié)構(gòu)503可包括以通信方式耦合到高速緩存572、574的LLC 595。在另一實(shí)施例中，LLC 595可在處理器500的所有處理實(shí)體可訪問(wèn)的模塊590中實(shí)現(xiàn)。在另外的實(shí)施例中，模塊590可在來(lái)自Intel, Inc的處理器的非核心模塊中實(shí)現(xiàn)。模塊590可包括執(zhí)行核502所必需，但可能不在核502內(nèi)實(shí)現(xiàn)的處理器500的部分或子系統(tǒng)。除LLC 595外，模塊590例如可包括硬件接口、存儲(chǔ)器相干性協(xié)調(diào)器、處理器間互連、指令流水線或存儲(chǔ)器控制器。通過(guò)模塊590，并且更具體地說(shuō)，通過(guò)LLC 595，可對(duì)可用于處理器500的RAM 599進(jìn)行訪問(wèn)。此外，核502的其它實(shí)例可類似地訪問(wèn)模塊590 ο可部分通過(guò)模塊590，促進(jìn)核502的實(shí)例的協(xié)調(diào)。
[0071]圖6-8可示出適合用于包括處理器500的示范系統(tǒng)，而圖9可示出可包括一個(gè)或更多個(gè)核502的示范片上系統(tǒng)(SoC)。本領(lǐng)域中熟知的用于膝上型計(jì)算機(jī)、桌上型計(jì)算機(jī)、手持式PC、個(gè)人數(shù)字助理、工程工作站、服務(wù)器、網(wǎng)絡(luò)裝置、網(wǎng)絡(luò)集線器、交換機(jī)、嵌入式處理器、數(shù)字信號(hào)處理器(DSP)、圖形裝置、視頻游戲裝置、置頂盒、微控制器、蜂窩電話、便攜式媒體播放器、手持式裝置及各種其它電子裝置的其它系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)也可以是適合的。通常，結(jié)合如本文中公開(kāi)的處理器和/或其它執(zhí)行邏輯的大量系統(tǒng)或電子裝置一般可以是適合的。
[0072]圖6示出根據(jù)本公開(kāi)內(nèi)容的實(shí)施例的系統(tǒng)600的框圖。系統(tǒng)600可包括可耦合到圖形存儲(chǔ)器控制器集線器(GMCH) 620的一個(gè)或多個(gè)處理器610、615。另外的處理器615的可選性質(zhì)在圖6中通過(guò)虛線表示。
[0073]每個(gè)處理器610、615可以某一版本的處理器500。然而，應(yīng)注意的是，集成圖形邏輯和集成存儲(chǔ)器控制單元可能在處理器610、615中不存在。圖6示出GMCH 620可耦合到例如可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)器640。對(duì)于至少一個(gè)實(shí)施例，DRAM可與非易失性高速緩存關(guān)聯(lián)。
[0074]GMCH 620可以是芯片級(jí)或芯片集的一部分。GMCH 620可與處理器61