第三電壓子范圍610被總線主機接收器接收為邏輯0，被總線從節(jié)點接收器接收為邏輯I。在進一步的實施例中，圖6中所示的電壓電平可以是絕對電壓，或者相對電壓，被施加至兩線雙向總線，該兩線中的一個接地或者接其它參考電壓，且該兩線中的另一個為信號線。電壓極性可針對這些電壓范圍中的一個范圍翻轉，或者等價地差分電壓可以是這些電壓范圍中的一個范圍的負電壓。
[0038]雖然在兩線雙向總線上也可進行其它差分電壓值分配以及邏輯值分配并且成功操作，但是在本文中所示出的差分電壓值和邏輯值分配具有在本文中所說明的總線系統通信中的強大屬性。例如，串行通信可容易地被用于該總線系統中，總線主機具有UART并且每一個從節(jié)點都具有各自的UART。當沒有UART傳送數據時，所有的UART都發(fā)出空閑或標記狀態(tài)，該狀態(tài)為邏輯I。這表不為在第二電壓子范圍606中的一個電壓，其被主機接收器接收為邏輯I并且被從節(jié)點接收器接收為邏輯I。在該空閑狀態(tài)過程中，所有UART將查詢邏輯O開始比特。當總線主機開始發(fā)送時，總線主機發(fā)送邏輯O的開始比特，其在總線上表示為在第一電壓子范圍602中的電壓，其被總線主機接收器接收為邏輯I并且被各個從節(jié)點的接收器接收為邏輯O。總線主機接收器因此并不受總線主機傳輸干擾，因為雖然在一些實施例中總線主機正在發(fā)送，但是總線主機看不到其自己的傳輸并且總線主機并不監(jiān)控用于總線從節(jié)點的輸送的總線。應該理解到的是，在一些實施例中，從總線主機的傳輸壓倒所有從總線從節(jié)點的傳輸。所有總線從節(jié)點(除非與總線斷開連接)接收或視第一電壓范圍602為邏輯O或開始比特，并且開始從總線主機接收串行數據?？偩€主機能夠啟動向所有從節(jié)點的發(fā)送，但是不打擾接收總線主機本身的傳輸。由總線主機發(fā)送的邏輯O和邏輯I均由總線主機接收器體驗為邏輯1，這使總線主機接收器保持處于空閑狀態(tài)。
[0039]在反方向上，當總線從節(jié)點開始發(fā)送時，總線從節(jié)點發(fā)送開始比特為邏輯0，其在總線上表示為第三電壓子范圍610中的電壓，該電壓由各個總線從節(jié)點的接收器接收為邏輯1，并且被總線主機接收器接收為邏輯O?？偩€從節(jié)點的接收器因此并不受總線從節(jié)點傳輸干擾，并且可繼續(xù)查詢由總線主機發(fā)出的數據?？偩€主機(除非與正在發(fā)送的總線從節(jié)點斷開連接)將第三電壓子范圍610接收為或視為邏輯O或開始比特，并開始從總線從節(jié)點接收串行數據?？偩€從節(jié)點可因此向總線主機進行發(fā)送，但是不打擾接收總線從節(jié)點本身的傳輸。其它總線從節(jié)點也不打擾從該總線從節(jié)點接收傳輸。由該總線從節(jié)點發(fā)出的邏輯O和邏輯I均被該總線從節(jié)點接收器體驗為邏輯I，這使得總線從節(jié)點接收器保持處于空閑狀態(tài)。通過總線值的這種布置，總線主機可向所有總線從節(jié)點廣播，即，在廣播模式下操作，并且單個從節(jié)點可在響應中反向與總線主機通信。該通信處理被最小化，這是因為總線主機接收器并不是必須考慮總線主機發(fā)送器的傳輸，且總線從節(jié)點接收器并不是必須考慮其它總線從節(jié)點的傳輸。應該理解到這降低了處理的總體開銷。
[0040]對第一、第二和第三電壓子范圍602、606和610的選擇可賦予通信方向性，如以上所討論的。當在兩線雙向總線上發(fā)現第一電壓子范圍602時，通信是從總線主機到總線從節(jié)點。當在兩線雙向總線上發(fā)現第三電壓子范圍610時，通信是從總線從節(jié)點到總線主機。在一個實施例中，調節(jié)不同的組件值(即，所選定的組件)，使得主機可在非法從節(jié)點在進行其本不應進行的通信時“贏得”總線。例如，參考圖4，總線主機204的開關Sa和Sb的閉合開關阻抗可被選定為比總線從節(jié)點206的開關408的閉合開關阻抗更低的值，使得總線主機204可在總線上表示第一電壓子范圍602內的差分電壓，即使總線從節(jié)點206企圖在總線上表不第三電壓子范圍610內的差分電壓。
[0041]本文中所說明的通信總線系統實現了在兩線接口上進行低成本、雙向、半雙工的操作，其具有通過不同實施例提供的優(yōu)點，包括使從節(jié)點總線完全斷電并然后使從節(jié)點總線遠程上電的能力。該總線主機以及總線從節(jié)點中的每一個都起到在許多微控制器中通?？烧业降腢ART的收發(fā)器的作用，在每一個總線從節(jié)點的光隔離器都提供了電流隔離。如前面已注意到的，每一個總線從節(jié)點可通過連接至局部電池的電池單元以不同的局部電源進行操作，即使在該電池的電池單元是串行疊加的。而且，如果這些總線從節(jié)點中的一個經歷到局部電源故障，總線主機和剩余的總線從節(jié)點之間的通信并不會中斷。差分信號提供了針對共模噪聲的高抗擾度。此外，設置防護帶(guard band) 1608和防護帶2604以提供對系統中任何噪聲的緩沖。應該理解的是，防護帶604和608的范圍，以及圖6中的其它電壓范圍，是示意性的而并不意味著構成限制，因為任意可適用的范圍都可被選定以實現本文所說明的功能。光隔離器還提供了針對共模噪聲的高抗擾度。被保持為正的信號電壓不會使總線從節(jié)點的光隔離器Ul中的光電晶體管的發(fā)射極-基極結反向偏移，因此避免熱載流子注入，熱載流子注入已知降低了光電晶體管的增益。本文中所示出的電路作為普遍可用的UART的收發(fā)器進行工作。這些電路對于總線負載相對不敏感，這使得在附加總線從節(jié)點被添加到總線中時性能穩(wěn)定。
[0042]圖7示出了操作兩線雙向總線的方法。這一方法可使用本文所說明的具有如圖6所示的差分電壓值的通信總線系統實現。如在本實施例中呈現的方法可與使用總線主機204中的UART和總線從節(jié)點206和208中的每一個中的另一個UART兼容。該方法的變體可通過更少的或額外的步驟來實現，或者可將這些步驟進行重新布置，或者可使用其它的差分電壓值，或絕對或相對電壓值，以及使用不同數量的總線從節(jié)點。該方法初始化操作702，其中將第一防護帶布置在第二和第三差分電壓子范圍之間。圖6示出的差分電壓電平和范圍為適合該動作的候選。響應于第二和第三電壓子范圍中的且包括第一防護帶的電壓的電路可通過調節(jié)總線主機204中的差分放大器Al的響應和/或調節(jié)耦接至圖4中兩線雙向總線的偏置電路中電阻器Rl、R2和R3來設置。在操作704中，第二防護帶被布置在第二和第一電壓子范圍之間。響應于第二和第三電壓子范圍中的且包括第一防護帶的電壓的電路可通過調節(jié)電阻器R6和R4和/或通過將二極管Dl添加到總線從節(jié)點206的接收器部分進行設置。
[0043]繼續(xù)參考圖7，在操作706中將總線從節(jié)點耦接至雙向總線。應該理解到的是本文中所說明的實施例可使用任意個數的總線從節(jié)點。在步驟708中將總線從節(jié)點的發(fā)送器連接與總線隔離開。該動作可使用如圖4和圖5所示的光隔離器或其它隔離裝置完成。在操作710中將總線從節(jié)點的接收器連接與總線隔離開。類似地，該步驟可使用光隔離器或其它隔離裝置完成。在操作712中，第一電壓序列被發(fā)送至總線上。該第一電壓序列包括第一電壓子范圍中的電壓和第二電壓子范圍中的電壓。例如，該第一序列可以是，如圖6所示的使用代表邏輯O的第一電壓子范圍中的電壓和代表邏輯I的第二電壓子范圍中的電壓，從總線主機傳輸來自被耦接至總線主機的UART的二進制比特的串行通信。
[0044]在步驟714中，第一電壓序列沿總線在第一位置處被翻譯成與空閑狀態(tài)相關聯的單個邏輯值。例如，第一位置可為將總線主機耦接至總線的地方?？偩€主機的接收器將第一電壓子范圍中的電壓翻譯成邏輯I。同樣地，總線主機的接收器將第二電壓子范圍中的電壓翻譯成邏輯I。據此，接收器見到該單個邏輯值并且耦接至總線主機的接收器的UART保持空閑狀態(tài)。在操作716中，第一序列在第二位置處被翻譯成應用兩個邏輯值的活動通信。例如，沿總線的第二位置可為將總線從節(jié)點耦接至總線的地方。該總線從節(jié)點的接收器將第一電壓子范圍電壓翻譯成邏輯O。同樣地，從節(jié)點的接收器將第二電壓子范圍內的電壓翻譯成邏輯I。所以，接收器將這兩個邏輯值視為I和O序列的一部分，其指示了數據的活動的通信，例如要由被耦接至總線從節(jié)點的接收器的UART接收的消息。
[0045]在動作718中，將第二電壓序列發(fā)送至總線上。該第二電壓序列包括如圖6所示的在第二電壓子范圍中的電壓和在第三電壓子范圍中的電壓。例如，第二序列可為，使用代表邏輯I的第二電壓子范圍中的電壓以及代表邏輯O的在第三電壓子范圍內的電壓，從總線從節(jié)點對于來自耦接至該總線從節(jié)點的UART的二進制比特的串行通信的第二傳輸。在操作720中，第二序列在第一位置處被翻譯成應用兩個邏輯值的活動通信。例如，第一位置可為總線主機被耦接至總線的地方?？偩€主機的接收器將第二電壓子范圍中的電壓翻譯成邏輯I。同時，總線主機的接收器將第三電壓子范圍中的電壓翻譯成邏輯O。所以，接收器將這兩個邏輯值示為I和O序列的一部分，這指示了數據的活動通信，例如由被耦接至總線主機的接收器的UART接收的消息。
[0046]在動作722中，第二電壓序列在第二位置處被翻譯成與空閑狀態(tài)相關聯的單個邏輯值。例如，第二位置可以是總線從節(jié)點被耦接至總線的地方。總線從節(jié)點的接收器將第二電壓子范圍中的電壓翻譯成邏輯I。總線從節(jié)點的接收器同樣將第三電壓子范圍中的電壓翻譯成邏輯I。因此該總線從節(jié)點的接收器見到該單個邏輯值并且被耦接至總線從節(jié)點的接收器的UART保持處于空閑狀態(tài)。雖然該方法操作是以