?〇26比+6] ?〇25比+6] ? Qo比+6]
[0112] =〇32比+4]出〇32比]出〇31比]出Qe比]=〇29比]出〇28比]出〇27比]
[0113] 出Qze比]出〇25比]出〇4比]出〇2比]出Qo比]出〇30比]出〇26比]
[0114] 出Q25比]出Qo比]出〇31比]出Qe比]
[0115] = Qsi比]出〇30比]出〇29比]出〇28比]出〇27比]出Qe比]出〇4比]出〇2比]
[011引 Qsi比+引=Q32比巧]=Qso比巧]出Qas比巧]出Q25比巧]出Qo比巧]
[01 1 7] =〇3〇比巧]出Q%比巧]出〇25比巧]出Qo比巧]二〇32比巧]出〇32比+1]
[011引出032比]出Q?比]=〇3〇比]出〇29比]出〇28比]出〇27比]出〇26比]
[0119] 出Qs比]出〇3比]出Ql比]出〇31比]出〇27比]出〇26比]出Ql比]
[0120]出Q3〇[k]出〇26比]出〇25比]出Qo比]出Q?[k]
[0121] =Q3I比]出〇29比]出〇28比]出〇26比]出〇25比]出Q?比]出Qs比]出比]出Qo比]
[01 2引032比+8] =〇3〇比+8]出〇26比+8]出〇25比+8]出Qo比+8]
[0123] 推導(dǎo)出的上述各式中，k+8時刻的電路狀態(tài)只依賴于k時刻的電路狀態(tài)。用運種 方法設(shè)計出的并行結(jié)構(gòu)最長線性反饋移位寄存器每來一個時鐘，就相當于原來的最長線性 反饋移位寄存器的內(nèi)部狀態(tài)改變了8次，能輸出1個8位的偽隨機數(shù)，改進了串行輸出方法 速度慢的缺點。由于32位最長線性反饋移位寄存器有232-1個狀態(tài)，其不能被8整除，因此 8位偽隨機數(shù)的周期為232-1。
[0124] 用相同的方法可W推導(dǎo)出31位最長線性反饋移位寄存器的并行結(jié)構(gòu)反饋邏輯電 路。W生成8位偽隨機數(shù)為例，取本原多項式l+x3+x3i，當前時刻k的電路狀態(tài)為{Q比]}， 其寄存器值為Qw比]、〇29比].....Qi比]、Q。比]，〇31比]為
[0125] Qsi比]=〇28比]出Qo比]
[0126] 則遞推式中k+8時刻的電路狀態(tài){Q比+引}為
[0127] Qo比+引=Qs比]
[012引 Qi比+引=Qs比]
[01 29] 〇22比+引二〇30比]
[0130] 〇23比+8]二〇31比]=〇28比]? Qo比]
[0131] 〇24比+引=〇31比+1] =〇28比+1] ? Qo比+1]
[0132] =Q29比]出Qi比]
[01 3引025比+8]二〇31比+2] =〇28比+2] ffi Qo比巧]
[0134] =〇30比]出〇2比]
[01 3引026比+8]二〇31比+3] =〇28比+3] ffi Qo比+3]
[0136] =〇28比]出〇3比]出Qo比]
[0137] 〇27比+引二〇31比+4] =〇28比+4] ? Qo比+4]
[01 3引=Qsi比+1]出〇4比]=〇28比+1]出Qo比+1]出〇4比]
[0139] = Q29比]出〇4比]出Ql比]
[01 40] 028 比+8]二 〇31 比+5]二 028 比+5] ?Q〇 比巧]
[01川=Qsi比巧]出Qs比]=Q28比巧]出Qo比巧]出Qs比]
[0142] =Qso比]出Qs比]出 〇2比]
[014引 029比+引=031比+6] = 〇28比+6] ?Qo比+6]
[0144] = 〇31 比巧]?Qe比]二Qw比巧]?Qo比巧]?Qe比]
[0145] =Q28比]出Qo比]出比]出Qe比]
[0146] =Q28比]出Qe比]出比]出Qo比]
[0147] Qso比+引=〇31比+7] = 〇28比+7] ?Qo比巧]
[014引=031 比+4：] ? 〇7比]二Qw比+4] ?Qo比+4] ?Q?比]
[0149] =Qsi比+1]出 〇4比]出Q?比]=〇28比+1]出Qo比+1]出 〇4比]出Q?比]
[0150] =Q29比]出〇7比]出〇4比]出Ql比]
[OW]Qsi比+引=〇28比+引 ?Qo比+引=〇30 比]?Qs比]?Qs比]? 〇2比]
[0152] 推導(dǎo)出的上述各式中，k+8時刻的電路狀態(tài)只依賴于k時刻的電路狀態(tài)。用運種 方法設(shè)計出的并行結(jié)構(gòu)最長線性反饋移位寄存器每來一個時鐘，就相當于原來的最長線性 反饋移位寄存器的內(nèi)部狀態(tài)改變了 8次，能輸出1個8位的偽隨機數(shù)，改進了串行輸出方法 速度慢的缺點。由于31位最長線性反饋移位寄存器有231-1個狀態(tài)，其不能被8整除，因此 8位偽隨機數(shù)的周期為231-1。
[0153] 下面W兩個電路單元的偽隨機數(shù)發(fā)生器為例，說明本實用新型的一個具體實施。 電路框圖如圖12所示。偽隨機數(shù)發(fā)生器A為32位并行結(jié)構(gòu)最長線性反饋移位寄存器，每 來一個時鐘輸出一個8位偽隨機數(shù)A比]，選擇本原多項式l+x2+x6+x7+x32,其并行結(jié)構(gòu)反饋 邏輯前面已做過推導(dǎo)。偽隨機數(shù)發(fā)生器B為31位并行結(jié)構(gòu)最長線性反饋移位寄存器，每 來一個時鐘輸出一個8位偽隨機數(shù)B比]，選擇本原多項式l+x3+x3i，其并行結(jié)構(gòu)反饋邏輯前 面已做過推導(dǎo)。偽隨機數(shù)A比]與B比]并聯(lián)在一起，生成16位偽隨機數(shù)D比]。偽隨機數(shù) A比]的序列周期為232-1。偽隨機數(shù)B比]的序列周期為231-1，是一個梅森素數(shù)。偽隨機數(shù) D比]的序列周期為偽隨機數(shù)A比]的序列周期與偽隨機數(shù)B比]的序列周期的最小公倍數(shù)， 為炒2-1)炒1-1)，約為263,比A比]的序列周期大大增加。偽隨機數(shù)的序列周期越長，性能 越接近理想隨機數(shù)。
[0154] 偽隨機信號D比]送入如圖13所示的編碼電路后，可生成極高質(zhì)量的均勻分布偽 隨機信號，能夠很好的滿足各項隨機性測試，可用于密碼學(xué)等領(lǐng)域?qū)﹄S機數(shù)質(zhì)量有嚴格要 求的場合。輸出偽隨機信號的序列周期跟偽隨機信號D比]的序列周期相同，每一數(shù)據(jù)位的 序列周期都擴展為跟偽隨機信號D比]的序列周期相同，偽隨機信號的賭值得到了極大改 善。該編碼電路輸入圖12所示的16位數(shù)字噪聲信號，輸出編碼后的32位或者16位或者 8位數(shù)字噪聲信號。輸入的數(shù)字噪聲信號，經(jīng)過16至224數(shù)據(jù)位轉(zhuǎn)換電路，將高速率的16 位噪聲信號串并轉(zhuǎn)換成1/14速率的224位噪聲信號，經(jīng)過SHA-224編碼電路生成相同速率 的224位噪聲信號，再經(jīng)224至32數(shù)據(jù)位轉(zhuǎn)換電路，將1/14速率的224位噪聲信號并串轉(zhuǎn) 換成1/2速率的32位輸出噪聲信號。經(jīng)過224至16數(shù)據(jù)位轉(zhuǎn)換電路，將1/14速率的224 位噪聲信號并串轉(zhuǎn)換成1/1速率的16位輸出噪聲信號。經(jīng)過224至8數(shù)據(jù)位轉(zhuǎn)換電路， 將1/14速率的224位噪聲信號并串轉(zhuǎn)換成2/1速率的8位輸出噪聲信號。多相時鐘發(fā)生 電路，將輸入時鐘信號分頻，產(chǎn)生14路的1/14速率低頻時鐘信號，每路低頻時鐘信號的相 位相差一個輸入時鐘周期，用于串并轉(zhuǎn)換電路。多相時鐘發(fā)生電路，將輸入時鐘信號分頻， 產(chǎn)生1/2速率輸出時鐘信號，用于224位至32位并串轉(zhuǎn)換電路；產(chǎn)生1/1速率輸出時鐘信 號，用于224位至16位并串轉(zhuǎn)換電路；將輸入時鐘信號倍頻，產(chǎn)生2/1速率輸出時鐘信號， 用于224位至8位并串轉(zhuǎn)換電路。最后經(jīng)立選一開關(guān)，選擇32位、16位、8位均勻分布偽隨 機數(shù)字噪聲信號中的一種及相應(yīng)的時鐘輸出。圖14是輸出電路仿真時序圖，CLK是周期為 4ns的輸入時鐘信號，其頻率為250MHz，偽隨機數(shù)發(fā)生器工作在此時鐘上；32位偽隨機數(shù)字 噪聲信號QA巧1. . 0]的輸出時鐘CLKA的周期為8ns，其頻率為125MHz，224位至32位并串 轉(zhuǎn)換電路工作在此時鐘頻率上；16位偽隨機數(shù)字噪聲信號地[15. . 0]的輸出時鐘CLKB的 周期為4ns，其頻率為250MHz，224位至16位并串轉(zhuǎn)換電路工作在此時鐘頻率上；8位偽隨 機數(shù)字噪聲信號QC[7. . 0]的輸出時鐘CLKC的周期為化S，其頻率為500MHz，224位至8位 并串轉(zhuǎn)換電路工作在此時鐘頻率上。
[01巧]下面WS個電路單元的偽隨機數(shù)發(fā)生器為例，說明本實用新型的另一個具體實 施。電路框圖如圖15所示。偽隨機數(shù)發(fā)生器A為32位并行結(jié)構(gòu)最長線性反饋移位寄存 器，每來一個時鐘輸出一個8位偽隨機數(shù)A比]，選擇本原多項式l+x2+x6+x7+x32。偽隨機數(shù) 發(fā)生器B為31位并行結(jié)構(gòu)最長線性反饋移位寄存器，每來一個時鐘輸出一個8位偽隨機數(shù) B比]，其本原多項式為l+x3+x3i。偽隨機數(shù)發(fā)生器C為19位并行結(jié)構(gòu)最長線性反饋移位寄存 器，每來一個時鐘輸出一個8位偽隨機數(shù)C比]，其本原多項式為l+x+x2+x5+x"，其并行結(jié)構(gòu) 反饋邏輯可參考前面的推導(dǎo)方法。偽隨機數(shù)A比]與B比]與C比]并聯(lián)在一起，生成24位偽 隨機數(shù)D比]。偽隨機數(shù)A比]的序列周期為232-1。偽隨機數(shù)B比]的序列周期為231-1，是一 個梅森素數(shù)。偽隨機數(shù)C比]的序列周期為219-1，是一個梅森素數(shù)。偽隨機數(shù)D比]的序列 周期為偽隨機數(shù)A比]與B比]與C比]的序列周期的最小公倍數(shù)，為（232-1) (231-1) (219-1)， 約為嚴，比A比]的序列周期大大增加。應(yīng)說明，本例中偽隨機數(shù)發(fā)生器A與偽隨機數(shù)發(fā)生 器B與偽隨機數(shù)發(fā)生器C的階數(shù)選擇是任意的，只要=者互不相關(guān)即可。
[0156] 偽隨機信號D比]送入如圖16所示的