編碼電路后，可生成極高質(zhì)量的均勻分布偽 隨機信號。輸出偽隨機信號的序列周期跟偽隨機信號D比]的序列周期相同，每一數(shù)據(jù)位的 序列周期都擴展為跟偽隨機信號D比]的序列周期相同，偽隨機信號的賭值得到了極大改 善。該編碼電路輸入圖15所示的24位數(shù)字噪聲信號，輸出編碼后的32位或24位或16位 或8位數(shù)字噪聲信號。輸入的數(shù)字噪聲信號，經(jīng)過24至384數(shù)據(jù)位轉(zhuǎn)換電路，將高速率的24 位噪聲信號串并轉(zhuǎn)換成1/16速率的384位噪聲信號，經(jīng)過SHA-384編碼電路生成相同速率 的384位噪聲信號，再經(jīng)384至32數(shù)據(jù)位轉(zhuǎn)換電路，將1/16速率的384位噪聲信號并串轉(zhuǎn) 換成3/4速率的32位輸出噪聲信號。經(jīng)過384至24數(shù)據(jù)位轉(zhuǎn)換電路，將1/16速率的384 位噪聲信號并串轉(zhuǎn)換成1/1速率的24位輸出噪聲信號。經(jīng)過384至16數(shù)據(jù)位轉(zhuǎn)換電路，將 1/16速率的384位噪聲信號并串轉(zhuǎn)換成3/2速率的16位輸出噪聲信號。經(jīng)過384至8數(shù)據(jù) 位轉(zhuǎn)換電路，將1/16速率的384位噪聲信號并串轉(zhuǎn)換成3/1速率的8位輸出噪聲信號。圖 中的多相時鐘發(fā)生電路，將輸入時鐘信號分頻，產(chǎn)生16路的1/16速率低頻時鐘信號，每路 低頻時鐘信號的相位相差一個輸入時鐘周期，用于串并轉(zhuǎn)換電路。多相時鐘發(fā)生電路，將輸 入時鐘信號分頻，產(chǎn)生3/4速率輸出時鐘信號，用于384位至32位并串轉(zhuǎn)換電路；產(chǎn)生1/1 速率輸出時鐘信號，用于384位至24位并串轉(zhuǎn)換電路；將輸入時鐘信號倍頻，產(chǎn)生3/2速率 輸出時鐘信號，用于384位至16位并串轉(zhuǎn)換電路；將輸入時鐘信號倍頻，產(chǎn)生3/1速率輸出 時鐘信號，用于384位至8位并串轉(zhuǎn)換電路。最后經(jīng)四選一開關(guān)，選擇32位、24位、16位、8 位均勻分布偽隨機數(shù)字噪聲信號中的一種及相應的時鐘輸出。圖17是輸出電路仿真時序 圖，CLK是周期為4.化S的輸入時鐘信號，其頻率約為238.IMHz,偽隨機數(shù)發(fā)生器工作在此 時鐘上；32位偽隨機數(shù)字噪聲信號DA巧1. . 0]的輸出時鐘CLK_A的周期為5. 6ns，其頻率約 為178. 6MHz，384位至32位并串轉(zhuǎn)換電路工作在此時鐘頻率上；24位偽隨機數(shù)字噪聲信號 DB[23. . 0]的輸出時鐘CLK_B的周期為4.化S，其頻率約為238.IMHz, 384位至24位并串轉(zhuǎn) 換電路工作在此時鐘頻率上；16位偽隨機數(shù)字噪聲信號DC[15. . 0]的輸出時鐘CLK_C的周 期為2. 8ns，其頻率約為357.IMHz, 384位至16位并串轉(zhuǎn)換電路工作在此時鐘頻率上；8位 偽隨機數(shù)字噪聲信號DD[7. . 0]的輸出時鐘化K_D的周期為1. 4ns，其頻率約為714. 3MHz， 384位至8位并串轉(zhuǎn)換電路工作在此時鐘頻率上。
[0157] 本實用新型可產(chǎn)生均勻分布數(shù)字白噪聲信號、高斯分布數(shù)字白噪聲信號，也可W 產(chǎn)生其它分布數(shù)字噪聲信號，其均值、方差可調(diào)節(jié)。
[015引要產(chǎn)生概率密度為f(X)的隨機數(shù)，其累積分布函數(shù)為F(X),有
[0159] =方(為=f/知)j* ibb.
[0160] 當y為[0, 1. 0]之間的均勻分布隨機數(shù)序列時，X即為概率密度為f (X)的隨機數(shù) 序列。
[0161] 工程實踐中，產(chǎn)生的隨機數(shù)范圍不是從負無窮大到正無窮大，而是一個有位數(shù)限 制的隨機數(shù)。因此，實際產(chǎn)生的某種分布的隨機數(shù)，是對運種分布的理想隨機數(shù)的一種近 似。例如要產(chǎn)生一個8位的隨機數(shù)，其數(shù)值范圍為-128~127,要產(chǎn)生一個16位的隨機數(shù)， 其數(shù)值范圍為-32768~32767。由y值得到X值可通過一個查找表電路實現(xiàn)。查找表是一 個通過輸入地址值查找得到輸出數(shù)值的電路，一般用RAM實現(xiàn)。
[0162] 產(chǎn)生均勻分布數(shù)字白噪聲信號時，由W上方法得知，查找表中存儲的數(shù)值曲線為 一條直的斜線。
[0163] 產(chǎn)生高斯分布數(shù)字白噪聲信號時，其概率密度曲線如圖18所示，其累積分布函數(shù) 曲線如圖19所示，查找表中存儲的數(shù)值曲線如圖20所示。
[0164] 用W上方法，可產(chǎn)生其它分布的噪聲信號。生成不同的噪聲信號，只需按要求，計 算好查找表中的數(shù)值曲線，進行裝載即可。
[0165] 對偽隨機數(shù)或數(shù)字噪聲信號進行采樣，采樣序列設為UiKN個樣本的均值U為：
[0166]
[0167] 方差曰2相當于求信號交流部分的功率，公式為：
[016 引
[0169] 當N值較大時，采樣序列的均值U、方差曰2可W作為該噪聲信號的真實均值、真實 方差的一個估計，其誤差很小。
[0170] 把均值為U、方差為O2的噪聲信號序列IxJ歸一化成均值為0、方差為1的噪聲 信號序列biK公式為：
[0171]
[0172] 用均值為0、方差為1的噪聲信號序列IxJ構(gòu)造均值為U、方差為O2的噪聲信號 序列bi}，公式為：
[0173] Yi二U+曰本X i
[0174] 設帶限白噪聲信號的帶寬為B、均值為0、方差為〇2,則其幅度譜密度為：
[0175]A訊=O/B
[0176] 功率譜密度為：
[0177] P(f) =O^B
[017引用W上方法，可控制輸出數(shù)字噪聲信號的均值、方差，W及數(shù)字白噪聲信號的幅度 譜密度或功率譜密度。
[0179] 產(chǎn)生8位偽隨機信號時，數(shù)值范圍為[-128, 127]，其量化誤差不大于數(shù)值0. 5,信 號的信噪比約為48. 2地。產(chǎn)生16位偽隨機信號時，數(shù)值范圍為[-32768, 32767]，信號的信 噪比約為96. 3地。產(chǎn)生24位偽隨機信號時，數(shù)值范圍為[-8388608, 8388607]，信號的信噪 比約為144. 5地。產(chǎn)生32位偽隨機信號時，數(shù)值范圍為[-2147483648, 2147483647]，信號 的信噪比約為192. 7地。
[0180] 使用高速FPGA電路實現(xiàn)本文論述的方法，輸入時鐘頻率可達500MHz，可輸出多種 位寬的寬帶偽隨機數(shù)字噪聲信號，滿足產(chǎn)生不同精度偽隨機數(shù)字噪聲信號的需求，輸出時 鐘頻率高于lOOMHz。使用超高速的數(shù)字電路實現(xiàn)，可輸出更高帶寬的數(shù)字噪聲信號。
[0181] 應當理解本文所述的例子和實施方式僅為了說明，本領(lǐng)域技術(shù)人員可根據(jù)它做出 各種修改或變化，在不脫離本實用新型的精神實質(zhì)的情況下，都屬于本實用新型的保護范 圍。
【主權(quán)項】
1. 一種數(shù)據(jù)位數(shù)可選的偽隨機信號發(fā)生器，其特征在于：采用兩組偽隨機數(shù)發(fā)生器電 路結(jié)構(gòu)時，基于并行結(jié)構(gòu)最長線性反饋移位寄存器的Na位偽隨機數(shù)發(fā)生器A，生成了m位的 均勻分布偽隨機數(shù)，記為A[k]，以二進制表示為Anii[k]Ani2[k]. . .A1 [k]AJk];基于并行結(jié)構(gòu) 的Nb位最長線性反饋移位寄存器的偽隨機數(shù)發(fā)生器B，生成了m位的均勻分布偽隨機數(shù)，記 為B[k]，以二進制表示為BniJkBni2[k]...B1MBJk];偽隨機數(shù)A[k]與偽隨機數(shù)B[k]并 聯(lián)，生成2m位偽隨機數(shù)D[k]，以二進制表示為D2niJk=D2ni2[k]...D1MDJk];要求偽隨機 數(shù)發(fā)生器A生成的偽隨機數(shù)A[k]與偽隨機數(shù)發(fā)生器B生成的偽隨機數(shù)B[k]不相關(guān)，即偽 隨機數(shù)發(fā)生器A的本原多項式與偽隨機數(shù)發(fā)生器B的本原多項式不能是鏡像本原多項式， 由于偽隨機數(shù)發(fā)生器A與偽隨機數(shù)發(fā)生器B之間不相關(guān)，生成的偽隨機數(shù)D[k]中的每一位 是均勻分布的，因此D[k]是2m位均勻分布偽隨機數(shù)； 當m為偶數(shù)時，并行結(jié)構(gòu)偽隨機數(shù)發(fā)生器A的序列周期為2Na-l，并行結(jié)構(gòu)偽隨機數(shù)發(fā) 生器B的序列周期為2Nb-l;偽隨機數(shù)D[k]的序列周期為偽隨機數(shù)發(fā)生器A與B序列周期 的最小公倍數(shù)，因此偽隨機數(shù)D[k]的序列周期得到了極大擴展。2. 根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)位數(shù)可選的偽隨機信號發(fā)生器，其特征在于：采用 三組偽隨機數(shù)發(fā)生器電路結(jié)構(gòu)時，基于并行結(jié)構(gòu)最長線性反饋移位寄存器的Na位偽隨機數(shù) 發(fā)生器A，生成了m位的均勻分布偽隨機數(shù)，記為A[k];基于并行結(jié)構(gòu)最長線性反饋移位寄 存器的Nb位偽隨機數(shù)發(fā)生器B，生成了m位的均勻分布偽隨機數(shù)，記為B[k];基于并行結(jié)構(gòu) 最長線性反饋移位寄存器的N。位偽隨機數(shù)發(fā)生器C，生成了m位的均勻分布偽隨機數(shù)，記為 C[k] ;A[k]與B[k]與C[k]并聯(lián)，生成3m位的均勻分布偽隨機數(shù)D[k];要求偽隨機數(shù)發(fā)生 器A與偽隨機數(shù)發(fā)生器B與偽隨機數(shù)發(fā)生器C互不相關(guān)； 當m為偶數(shù)時，并行結(jié)構(gòu)偽隨機數(shù)發(fā)生器A的序列周期為2Na-l，并行結(jié)構(gòu)偽隨機數(shù)發(fā) 生器B的序列周期為2Nb-l，并行結(jié)構(gòu)偽隨機數(shù)發(fā)生器C的序列周期為2fe-l;偽隨機數(shù)D[k] 的序列周期為偽隨機數(shù)發(fā)生器A與B與C序列周期的最小公倍數(shù)，因此偽隨機數(shù)D[k]的序 列周期得到了極大擴展。
【專利摘要】本實用新型公開了一種數(shù)據(jù)位數(shù)可選的偽隨機信號發(fā)生器，對兩個以上偽隨機數(shù)發(fā)生器進行運算，產(chǎn)生長序列周期高速偽隨機數(shù)的方法；其中每個偽隨機數(shù)的產(chǎn)生基于并行結(jié)構(gòu)最長線性反饋移位寄存器電路；要求參與運算的每個偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機數(shù)互不相關(guān)。本實用新型能實時產(chǎn)生有多個數(shù)據(jù)位的均勻分布偽隨機數(shù)，也能產(chǎn)生其它分布的偽隨機數(shù)，也能產(chǎn)生寬頻帶的數(shù)字白噪聲信號，還可產(chǎn)生多種位寬的偽隨機信號，其均值、方差等參數(shù)可調(diào)節(jié)。
【IPC分類】G06F7/58
【公開號】CN204856461
【申請?zhí)枴緾N201520611003
【發(fā)明人】張則樂, 胡林軍
【申請人】中國電子科技集團公司第四十一研究所
【公開日】2015年12月9日
【申請日】2015年8月12日