雙同步電子設(shè)備和fifo存儲(chǔ)器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及電子設(shè)備領(lǐng)域，并且更具體地涉及具有先進(jìn)先出存儲(chǔ)器電路的雙同步電子設(shè)備。
【背景技術(shù)】
[0002]在集成電路(IC)中，電路裝置的電氣心跳是時(shí)鐘信號(hào)，并且所述時(shí)鐘信號(hào)控制了其中的許多電路運(yùn)行的節(jié)奏。在一些相對(duì)復(fù)雜的IC中，諸如在片上系統(tǒng)(SoC)中，可能存在用于不同的IC塊(例如，處理單元、存儲(chǔ)器、外設(shè)、以及其他專用單元)之間進(jìn)行通信的復(fù)雜的系統(tǒng)，以便保證符合系統(tǒng)的性能規(guī)范。實(shí)際上，在特定的SoC應(yīng)用中，一些部件能夠以不同的時(shí)鐘速率運(yùn)行。
[0003]在一些SoC應(yīng)用中，IC可以包括使用不同時(shí)鐘頻率的設(shè)備之間的先進(jìn)先出(FIFO)隊(duì)列。例如，F(xiàn)IFO隊(duì)列可以被設(shè)置在向FIFO隊(duì)列中寫(xiě)入信息的第一設(shè)備(諸如微處理器)和從FIFO隊(duì)列讀取信息的第二設(shè)備(諸如外設(shè)或第二微處理器)之間。每個(gè)設(shè)備以與其自身的時(shí)鐘相同的速率讀取FIFO隊(duì)列中的數(shù)據(jù)或向FIFO隊(duì)列中寫(xiě)入數(shù)據(jù)。FIFO隊(duì)列的存在用于實(shí)現(xiàn)具有不同時(shí)鐘頻率的SoC的兩個(gè)域之間的共存。FIFO隊(duì)列用作對(duì)工作在不同時(shí)鐘速率的設(shè)備之間的數(shù)據(jù)流進(jìn)行調(diào)節(jié)的緩存器(buffer)。
[0004]參考圖1-圖2，現(xiàn)在對(duì)用于FIFO存儲(chǔ)器隊(duì)列200的方法進(jìn)行了描述。FIFO存儲(chǔ)器隊(duì)列200包括基于第一時(shí)鐘信號(hào)操作的第一寫(xiě)邏輯電路201、基于第二時(shí)鐘信號(hào)操作的第二讀邏輯電路202、耦合在邏輯電路之間的存儲(chǔ)器核203、以及同樣耦合在邏輯電路之間的指針同步電路204。
[0005]指針同步電路204包括:寫(xiě)使能塊210，其接收來(lái)自第一寫(xiě)邏輯電路201的寫(xiě)使能信號(hào);第一二進(jìn)制至格雷碼編碼器塊211，其耦合至寫(xiě)使能塊;第一觸發(fā)器塊212，其耦合至第一二進(jìn)制至格雷碼編碼器塊;第一和第二塊213a-213b，它們相繼耦合至第一觸發(fā)器塊；第一格雷碼至二進(jìn)制編碼器塊223，其耦合至第二塊；以及第一比較塊214，其耦合至第一格雷碼至二進(jìn)制編碼器塊并且輸出FIFO空信號(hào)。指針同步電路204包括:讀使能塊221，其接收來(lái)自第二讀邏輯電路202的讀脈沖;第二格雷碼至二進(jìn)制編碼器塊222，其耦合至讀使能塊；第二二進(jìn)制至格雷碼編碼器塊220，其耦合至讀使能塊;第二觸發(fā)器塊219，其耦合至第二二進(jìn)制至格雷碼編碼器塊;第一和第二塊218a-218b，它們相繼耦合到第二觸發(fā)器塊;第三格雷碼至二進(jìn)制編碼器塊217，其耦合至第二塊;第四格雷碼至二進(jìn)制編碼器塊215，其耦合至第一觸發(fā)器塊212;以及第二比較塊216，其耦合至第三格雷碼至二進(jìn)制編碼器塊并且向第一寫(xiě)邏輯電路201輸出FIFO滿信號(hào)。
[0006]在該FIFO存儲(chǔ)器隊(duì)列200中，存儲(chǔ)器核203在第一時(shí)鐘域中被寫(xiě)入，并且在一個(gè)寫(xiě)入域周期中僅僅能在該存儲(chǔ)器核中的一個(gè)位置壓入。在第二時(shí)鐘域中，讀取域從存儲(chǔ)器核203獲取數(shù)據(jù)，每個(gè)讀取域周期一個(gè)位置。
【實(shí)用新型內(nèi)容】
[0007]在SoC產(chǎn)品中，將不同的數(shù)字邏輯劃分為不同的域是很普遍的。時(shí)鐘域是SoC的不同數(shù)字部分，在該時(shí)鐘域中，同步順序邏輯由專用時(shí)鐘驅(qū)動(dòng)。因此，時(shí)鐘域之間的通信通過(guò)雙同步、多同步或異步技術(shù)進(jìn)行設(shè)計(jì)，這些技術(shù)允許信號(hào)以安全的方式從發(fā)射機(jī)跨越到接收機(jī)。為了保證這些信號(hào)的完整性，跨時(shí)鐘域可能不受歡迎，這是因?yàn)檠舆t、由占位面積造成的高成本、動(dòng)態(tài)功率的耗散和管理復(fù)雜化。本實(shí)用新型的實(shí)施例目的之一旨在提供至少部分地解決上述技術(shù)問(wèn)題的雙同步電子設(shè)備和FIFO存儲(chǔ)器電路。
[0008]總體來(lái)說(shuō)，雙同步電子設(shè)備可以包括FIFO存儲(chǔ)器電路，以及第一數(shù)字電路，所述第一數(shù)字電路耦合至所述FIFO存儲(chǔ)器電路并且配置成基于第一時(shí)鐘信號(hào)操作，并且基于寫(xiě)指針對(duì)所述FIFO存儲(chǔ)器電路進(jìn)行寫(xiě)入。所述雙同步電子設(shè)備可包括:第二數(shù)字電路，所述第二數(shù)字電路耦合至所述FIFO存儲(chǔ)器電路并且配置成，基于與所述第一時(shí)鐘信號(hào)不同的第二時(shí)鐘信號(hào)操作，并且基于讀指針從所述FIFO存儲(chǔ)器電路進(jìn)行讀取。所述FIFO存儲(chǔ)器電路可被配置成:檢測(cè)所述寫(xiě)指針到新位置的跳轉(zhuǎn)，根據(jù)當(dāng)前位置確定所述讀指針的多個(gè)跳轉(zhuǎn)候選，從所述多個(gè)跳轉(zhuǎn)候選選擇跳轉(zhuǎn)候選，并且基于所選擇的跳轉(zhuǎn)候選對(duì)所述讀指針進(jìn)行同步。
[0009]特別是，每個(gè)跳轉(zhuǎn)候選可包括根據(jù)所述當(dāng)前位置的所述讀指針的格雷編碼跳轉(zhuǎn)候選。所述FIFO存儲(chǔ)器電路可被配置成基于所述新位置與所述多個(gè)跳轉(zhuǎn)候選的相應(yīng)位置之間的距離選擇跳轉(zhuǎn)候選。所述FIFO存儲(chǔ)器電路可被配置成丟棄具有小于所述當(dāng)前位置且大于所述新位置的相應(yīng)位置的跳轉(zhuǎn)候選。所述FIFO存儲(chǔ)器電路可被配置成通過(guò)利用格雷編碼將所述讀指針從所選定的跳轉(zhuǎn)候選的相應(yīng)位置增加到所述新位置，來(lái)對(duì)所述讀指針進(jìn)行同步。所述FIFO存儲(chǔ)器電路可被配置成，當(dāng)檢測(cè)到所述寫(xiě)指針的另外的跳轉(zhuǎn)時(shí)，根據(jù)所選擇的跳轉(zhuǎn)候選的相應(yīng)位置確定所述讀指針的第二多個(gè)跳轉(zhuǎn)候選。
[0010]在一些實(shí)施例中，所述FIFO存儲(chǔ)器電路包括:處理電路裝置和存儲(chǔ)器核，所述存儲(chǔ)器核耦合到所述處理電路裝置并且配置成儲(chǔ)存從所述第一數(shù)字電路傳送到所述第二數(shù)字電路的數(shù)據(jù)。所述寫(xiě)指針到所述新位置的跳轉(zhuǎn)可以包括從所述當(dāng)前位置的不連續(xù)跳轉(zhuǎn)。例如，所述FIFO存儲(chǔ)器電路可包括16-128比特雙同步FIFO存儲(chǔ)器。
[0011]另一方面針對(duì)一種FIFO存儲(chǔ)器電路，所述FIFO存儲(chǔ)器電路待被耦合到雙同步電子設(shè)備中，并且包括:第一數(shù)字電路和第二數(shù)字電路，所述第一數(shù)字電路基于第一時(shí)鐘信號(hào)操作，并且基于寫(xiě)指針對(duì)所述FIFO存儲(chǔ)器電路進(jìn)行寫(xiě)入，所述第二數(shù)字電路基于不同于所述第一時(shí)鐘信號(hào)的第二時(shí)鐘信號(hào)操作，并且基于讀指針從所述FIFO存儲(chǔ)器電路進(jìn)行讀取，所述FIFO存儲(chǔ)器電路包括:處理電路裝置和存儲(chǔ)器核，所述存儲(chǔ)器核耦合到所述處理電路裝置并且配置成:儲(chǔ)存從所述第一數(shù)字電路傳送到所述第二數(shù)字電路的數(shù)據(jù)，檢測(cè)所述寫(xiě)指針到新位置的跳轉(zhuǎn)，根據(jù)當(dāng)前位置確定所述讀指針的多個(gè)跳轉(zhuǎn)候選，從所述多個(gè)跳轉(zhuǎn)候選選擇一個(gè)跳轉(zhuǎn)候選，以及基于所選擇的跳轉(zhuǎn)候選對(duì)所述讀指針進(jìn)行同步。
[0012]每個(gè)跳轉(zhuǎn)候選可以包括根據(jù)所述當(dāng)前位置的所述讀指針的格雷編碼跳轉(zhuǎn)候選。
[0013]所述處理電路裝置可以被配置成基于所述新位置與所述多個(gè)跳轉(zhuǎn)候選的相應(yīng)位置之間的距離選擇跳轉(zhuǎn)候選。
[0014]所述處理電路裝置可以被配置成丟棄具有小于所述當(dāng)前位置且大于所述新位置的相應(yīng)位置的跳轉(zhuǎn)候選。
[0015]所述處理電路裝置可以被配置成通過(guò)利用格雷編碼將所述讀指針從所選定的跳轉(zhuǎn)候選的相應(yīng)位置增加到所述新位置，來(lái)對(duì)所述讀指針進(jìn)行同步。
[0016]所述FIFO存儲(chǔ)器電路可以被配置成，當(dāng)檢測(cè)到所述寫(xiě)指針的另外的跳轉(zhuǎn)時(shí)，根據(jù)所選擇的跳轉(zhuǎn)候選的相應(yīng)位置確定所述讀指針的第二多個(gè)跳轉(zhuǎn)候選。
[0017]所述寫(xiě)指針到所述新位置的所述跳轉(zhuǎn)可以包括從所述當(dāng)前位置的不連續(xù)跳轉(zhuǎn)。
[0018]本實(shí)用新型的實(shí)施例所提供的雙同步電子設(shè)備和FIFO存儲(chǔ)器電路特別適用于在業(yè)務(wù)類型難以預(yù)測(cè)時(shí)，并且可以允許更快地跨時(shí)鐘域，從而相對(duì)于傳統(tǒng)的格雷編碼具有改善的性能。
【附圖說(shuō)明】
[0019]圖1是根據(jù)現(xiàn)有技術(shù)的FIFO存儲(chǔ)器隊(duì)列的示意圖。
[0020]圖2是根據(jù)圖1的FIFO存儲(chǔ)器隊(duì)列的指針同步電路的示意圖。
[0021]圖3是根據(jù)本公開(kāi)的雙同步電子設(shè)備的示意圖。
[0022]圖4是圖示圖3的雙同步電子設(shè)備的操作的流程圖。
[0023]圖5是圖示圖3的雙同步電子設(shè)備的操作的表格。
[0024]圖6是圖示圖3的雙同步電子設(shè)備的操作的另一個(gè)流程圖。
[0025]圖7是圖3的FIFO存儲(chǔ)器電路的詳細(xì)示意圖。
[0026]圖8是圖3的雙同步電子設(shè)備的詳細(xì)示意圖。
【具體實(shí)施方式】