用于檢測(cè)存儲(chǔ)器件中可逆電阻轉(zhuǎn)換元件的設(shè)置過(guò)程的裝置本申請(qǐng)是申請(qǐng)?zhí)枮椤?00980139728.X”、題為“用于可逆電阻轉(zhuǎn)換存儲(chǔ)材料的設(shè)置和重置檢測(cè)電路”的中國(guó)專(zhuān)利申請(qǐng)的分案申請(qǐng)。相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求享有在2008年10月6日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)No.61/103,225的權(quán)益，將其通過(guò)引用結(jié)合于此。
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲(chǔ)的技術(shù)。
背景技術(shù)：
：多種材料顯示出可逆電阻轉(zhuǎn)換性能。這些材料包括硫族化物、碳聚合物(carbonpolymer)、鈣鈦礦以及某些金屬氧化物和氮化物。具體地，存在僅包括一種金屬且表現(xiàn)出可靠的電阻轉(zhuǎn)換性能的金屬氧化物和氮化物。該類(lèi)金屬氧化物包括，例如，NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOx、CrO2、VO、BN和AlN，如由Pagnia和Sotnick在Phys.Stat.Sol.(A)108,11-65(1988)的“BistableSwitchinginElectroformedMetal-Insulator-MetalDevice”中所述的。這些材料的其中之一的層可以形成為例如相對(duì)低電阻狀態(tài)的初始狀態(tài)。在施加足夠的電壓后，該材料轉(zhuǎn)換為穩(wěn)定的高電阻狀態(tài)。這種電阻轉(zhuǎn)換是可逆的，使得隨后適當(dāng)?shù)碾娏骰螂妷旱氖┘涌梢杂糜谑闺娮柁D(zhuǎn)換材料返回到穩(wěn)定的低電阻狀態(tài)。這種變換可以重復(fù)多次。對(duì)于一些材料，初始狀態(tài)是高電阻而不是低電阻。設(shè)置過(guò)程(setprocess)可以涉及將材料從高電阻轉(zhuǎn)換到低電阻，而重置過(guò)程(resetprocess)可以涉及將材料從低電阻轉(zhuǎn)換到高電阻。這些可逆電阻轉(zhuǎn)換材料在用于非易失性存儲(chǔ)器陣列方面受到關(guān)注。例如，一種電阻狀態(tài)可以對(duì)應(yīng)于數(shù)據(jù)“0”，而另一種電阻狀態(tài)對(duì)應(yīng)于數(shù)據(jù)“1”。這些材料中的一些可以具有兩種以上的穩(wěn)定電阻狀態(tài)。存儲(chǔ)元件或單元由可逆電阻轉(zhuǎn)換材料形成的非易失性存儲(chǔ)器是已知的。例如，2005年5月9日提交且發(fā)明名稱(chēng)為“RewriteableMemoryCellComprisingADiodeAndAResistance-SwitchingMaterial”的公開(kāi)號(hào)為2006/0250836的美國(guó)專(zhuān)利申請(qǐng)，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容，描述了包括與可逆電阻轉(zhuǎn)換材料(諸如金屬氧化物或金屬氮化物)串聯(lián)耦接的二極管的可重寫(xiě)非易失性存儲(chǔ)單元。然而，控制轉(zhuǎn)換過(guò)程是個(gè)難題。例如，如果施加不充足的電壓，則單元可能不改變狀態(tài)。另一方面，如果將不必要的高電壓施加到一個(gè)單元，則其它單元可能被料想不到地?cái)_亂并改變狀態(tài)。此外，由于制造變化，不同的存儲(chǔ)單元可以在不同的施加電壓轉(zhuǎn)換。技術(shù)實(shí)現(xiàn)要素：提出了用于檢測(cè)存儲(chǔ)器件中的可逆電阻轉(zhuǎn)換元件的設(shè)置和重置過(guò)程的裝置。一種用于檢測(cè)存儲(chǔ)器件中可逆電阻轉(zhuǎn)換元件的設(shè)置過(guò)程的裝置，包括：位線，其耦接到可逆電阻轉(zhuǎn)換元件；斜坡變化裝置用于使位線的電壓斜坡上升直到位線的電壓足夠?qū)⒖赡骐娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更低級(jí)別；以及檢測(cè)裝置其耦接到位線，用于當(dāng)可逆電阻轉(zhuǎn)換元件的電阻轉(zhuǎn)換時(shí)進(jìn)行檢測(cè)，其中，斜坡變化裝置包括：運(yùn)算放大器斜坡上升的電壓被輸入到運(yùn)算放大器的第一輸入端子，以及具有耦接到運(yùn)算放大器的柵極的第一晶體管，運(yùn)算放大器在柵極處提供電壓，第一晶體管的源極處的電壓跟隨在柵極處的電壓；以及檢測(cè)裝置包括比較器，比較器具有耦接到第一晶體管的漏極第一輸入端子接收固定參考電壓第二輸入端子。在一個(gè)實(shí)施例中，一種用于檢測(cè)存儲(chǔ)器件中可逆電阻轉(zhuǎn)換元件的設(shè)置過(guò)程的裝置包括耦接到可逆電阻轉(zhuǎn)換元件的位線。還提供電流源。位線連接為電流源的電流鏡，并且電流源使得位線的電壓斜坡上升直到位線的電壓足夠?qū)⒖赡骐娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更低級(jí)別。峰值檢測(cè)器耦接到位線。當(dāng)可逆電阻轉(zhuǎn)換元件的電阻轉(zhuǎn)換時(shí)，該峰值檢測(cè)器進(jìn)行檢測(cè)。在另一實(shí)施例中，用于檢測(cè)存儲(chǔ)器件中的可逆電阻轉(zhuǎn)換元件的重置過(guò)程的裝置包括運(yùn)算放大器，其中斜坡上升的電壓被輸入到運(yùn)算放大器的第一輸入端子。位線耦接到可逆電阻轉(zhuǎn)換元件。運(yùn)算放大器在位線中生成電壓，該電壓對(duì)應(yīng)于斜坡上升的電壓而增加直到位線中的電壓達(dá)到足夠?qū)⒖赡骐娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更高級(jí)別的電平。還提供感測(cè)線，其中運(yùn)算放大器在感測(cè)線中生成電流，該電流對(duì)應(yīng)于斜坡上升的電壓而增加直到電阻轉(zhuǎn)換元件的電阻轉(zhuǎn)換到更高級(jí)別。峰值檢測(cè)器耦接到感測(cè)線。當(dāng)電阻轉(zhuǎn)換元件的電阻轉(zhuǎn)換時(shí)，峰值檢測(cè)器進(jìn)行檢測(cè)，并且峰值檢測(cè)器包括在電阻轉(zhuǎn)換元件轉(zhuǎn)換之前和之后從感測(cè)線引出電流的電路。在另一實(shí)施例中，一種用于檢測(cè)設(shè)置過(guò)程的裝置包括運(yùn)算放大器，其中斜坡上升的電壓被輸入到運(yùn)算放大器的第一輸入端子。第一晶體管具有耦接到運(yùn)算放大器的柵極。運(yùn)算放大器在柵極處提供電壓，并且在第一晶體管的源極處的電壓跟隨在柵極處的該電壓。位線耦接到可逆電阻轉(zhuǎn)換元件并耦接到第一晶體管的源極。比較器具有耦接到第一晶體管的漏極的第一輸入端子以及接收固定參考電壓的第二輸入端子。在另一實(shí)施例中，一種用于檢測(cè)重置過(guò)程的裝置包括運(yùn)算放大器，其中斜坡上升的電壓被輸入到運(yùn)算放大器的第一輸入端子。第一晶體管具有耦接到運(yùn)算放大器的柵極。運(yùn)算放大器在柵極處提供電壓，并且在第一晶體管的源極處的電壓跟隨在柵極處的該電壓。位線耦接到可逆電阻轉(zhuǎn)換元件并耦接到第一晶體管的源極。感測(cè)線連接為位線的鏡像。峰值檢測(cè)器耦接到感測(cè)線以當(dāng)可逆電阻轉(zhuǎn)換元件的電阻轉(zhuǎn)換到更高級(jí)別時(shí)進(jìn)行檢測(cè)。還可以提供對(duì)應(yīng)的方法、系統(tǒng)和具有用于執(zhí)行在此提供的方法的可執(zhí)行代碼的計(jì)算機(jī)可讀存儲(chǔ)器件或處理器可讀存儲(chǔ)器件。附圖說(shuō)明圖1是具有可逆電阻轉(zhuǎn)換元件的存儲(chǔ)單元的一個(gè)實(shí)施例的簡(jiǎn)化透視圖；圖2是由多個(gè)圖1的存儲(chǔ)單元形成的第一存儲(chǔ)級(jí)的一部分的簡(jiǎn)化透視圖；圖3是三維存儲(chǔ)器陣列的一部分的簡(jiǎn)化透視圖；圖4是三維存儲(chǔ)器陣列的一部分的簡(jiǎn)化透視圖；圖5是具有可逆電阻轉(zhuǎn)換元件的存儲(chǔ)單元的另一實(shí)施例的簡(jiǎn)化透視圖；圖6是存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例的方框圖；圖7是描繪可逆電阻轉(zhuǎn)換元件的I-V特性的曲線圖；圖8描述了用于讀取存儲(chǔ)單元的狀態(tài)的電路；圖9a是用于控制存儲(chǔ)單元的設(shè)置過(guò)程的電路的一個(gè)實(shí)施例的示意圖，而圖9b提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系；圖9c描繪了n型MOSEFT的漏電流與柵源電壓特性；圖9d描繪了p型MOSEFT的漏電流與柵源電壓特性；圖9e描繪了MOSEFT的漏電流與漏源電壓特性；圖10a是用于控制存儲(chǔ)單元的重置過(guò)程的電路的一個(gè)實(shí)施例的示意圖，而圖10b提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系；圖11a是用于控制存儲(chǔ)單元的設(shè)置過(guò)程的電路的另一實(shí)施例的示意圖，而圖11b提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系；圖12a是用于控制存儲(chǔ)單元的重置過(guò)程的電路的另一實(shí)施例的示意圖，而圖12d提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系；圖12b描繪了在操作的第一階段圖12a的電路；圖12c描繪了在操作的第二階段圖12a的電路。具體實(shí)施方式提供一種存儲(chǔ)器系統(tǒng)，其包括具有可逆電阻率轉(zhuǎn)換元件的存儲(chǔ)單元。公開(kāi)了用于控制可逆電阻轉(zhuǎn)換元件的電阻的設(shè)置的多種電路和方法。圖1是存儲(chǔ)單元100的一個(gè)實(shí)施例的簡(jiǎn)化透視圖，該存儲(chǔ)單元100包括與第一導(dǎo)體106與第二導(dǎo)體108之間的轉(zhuǎn)向元件104串聯(lián)耦接的可逆電阻轉(zhuǎn)換元件102?？赡骐娮柁D(zhuǎn)換元件102包括可逆電阻率轉(zhuǎn)換材料130，該可逆電阻率轉(zhuǎn)換材料130具有可以在兩種或更多種狀態(tài)之間可逆地轉(zhuǎn)換的電阻率。例如，可逆電阻率轉(zhuǎn)換材料在制造時(shí)可以處于初始高電阻率狀態(tài)，其在施加第一電壓和/或電流時(shí)可轉(zhuǎn)換到低電阻率狀態(tài)。施加第二電壓和/或電流可以使可逆電阻率轉(zhuǎn)換材料返回到高電阻率狀態(tài)?？商娲兀赡骐娮柁D(zhuǎn)換元件在制造時(shí)可以處于初始低電阻狀態(tài)，其在施加適當(dāng)?shù)囊粋€(gè)或多個(gè)電壓和/或一個(gè)或多個(gè)電流時(shí)可逆地可轉(zhuǎn)換到高電阻狀態(tài)。當(dāng)在存儲(chǔ)單元中使用時(shí)，一種電阻狀態(tài)可以表示二進(jìn)制的“0”，而另一種電阻狀態(tài)可以表示二進(jìn)制的“1”。然而，可利用兩種以上的數(shù)據(jù)/電阻狀態(tài)。例如，在之前結(jié)合于此的公開(kāi)號(hào)為2006/0250836的美國(guó)專(zhuān)利申請(qǐng)中描述了許多可逆電阻率轉(zhuǎn)換材料和采用可逆電阻轉(zhuǎn)換材料的存儲(chǔ)單元的操作。在一個(gè)實(shí)施例中，使電阻從高電阻率狀態(tài)轉(zhuǎn)換到低電阻率狀態(tài)的過(guò)程被稱(chēng)為設(shè)置可逆電阻轉(zhuǎn)換元件102。使電阻從低電阻率狀態(tài)轉(zhuǎn)換到高電阻率狀態(tài)的過(guò)程被稱(chēng)為重置可逆電阻轉(zhuǎn)換元件102。高電阻率狀態(tài)與二進(jìn)制數(shù)據(jù)“0”相關(guān)聯(lián)，而低電阻率狀態(tài)與二進(jìn)制數(shù)據(jù)“1”相關(guān)聯(lián)，在其它實(shí)施例中，可以使設(shè)置和重置和/或數(shù)據(jù)編碼互換。可以對(duì)存儲(chǔ)單元執(zhí)行設(shè)置或重置處理以將其編程到期望的狀態(tài)，來(lái)代表二進(jìn)制數(shù)據(jù)。在一些實(shí)施例中，可逆電阻轉(zhuǎn)換材料130可以由金屬氧化物形成?？梢允褂枚喾N不同的金屬氧化物。在一個(gè)示例中，使用鎳氧化物。在至少一個(gè)實(shí)施例中，通過(guò)使用選擇性沉積工藝，鎳氧化物層可以用于可逆電阻轉(zhuǎn)換材料中而不蝕刻鎳氧化物層。例如，可逆電阻轉(zhuǎn)換元件可以通過(guò)采用沉積工藝諸如電鍍、無(wú)電鍍沉積等形成，以?xún)H在形成于襯底上方的導(dǎo)電表面上選擇性沉積含鎳層。以這種方式，僅襯底上的導(dǎo)電表面被圖案化和/或蝕刻(在沉積含鎳層之前)而含鎳層不被圖案化和/或蝕刻。在至少一個(gè)實(shí)施例中，可逆電阻轉(zhuǎn)換材料130包括通過(guò)選擇性沉積鎳然后氧化該鎳層而形成的鎳氧化物層的至少一部分。例如，Ni、NixPy或鎳的另外的類(lèi)似形式可以使用無(wú)電鍍沉積、電鍍或類(lèi)似的選擇性工藝被選擇性地沉積然后被氧化以形成鎳氧化物(例如，使用快速熱氧化或另外的氧化工藝)。在其它實(shí)施例中，鎳氧化物本身可以被選擇性地沉積。例如，包含NiO、NiOx或NiOxPy的層可以使用選擇性沉積工藝而被選擇性地沉積在轉(zhuǎn)向元件104上方，然后被退火和/或氧化(如果需要)。根據(jù)本發(fā)明，可以選擇性沉積其它材料，然后如果需要可以進(jìn)行退火和/或氧化，以形成在存儲(chǔ)單元中使用的可逆電阻率轉(zhuǎn)換材料。例如，Nb、Ta、V、Al、Ti、Co、鈷鎳合金等的層可以通過(guò)例如電鍍被選擇性地沉積并被氧化以形成可逆電阻率轉(zhuǎn)換材料。關(guān)于利用可逆電阻轉(zhuǎn)換材料制造存儲(chǔ)單元的更多信息可以在2009年1月1日公開(kāi)的發(fā)明名稱(chēng)為“MemoryCellThatEmploysaSelectivelyDepositedReversibleResistanceSwitchingElementandMethodsofFormingTheSame”的US2009/0001343中找到，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容。可逆電阻轉(zhuǎn)換元件102包括電極132和134。電極132位于金屬氧化物可逆電阻率轉(zhuǎn)換材料130與導(dǎo)體108之間。在一個(gè)實(shí)施例中，電極132由鉑制成。電極134位于金屬氧化物可逆電阻率轉(zhuǎn)換材料130與二極管104之間。在一個(gè)實(shí)施例中，電極134由鈦氮化物制成，用作阻擋層。轉(zhuǎn)向元件104可以是二極管或通過(guò)選擇性地限制可逆電阻轉(zhuǎn)換元件102兩端的電壓和/或流經(jīng)可逆電阻轉(zhuǎn)換元件102的電流而表現(xiàn)出非歐姆導(dǎo)電的其它適當(dāng)?shù)霓D(zhuǎn)向元件。以這種方式，存儲(chǔ)單元100可用作二維存儲(chǔ)器陣列或三維存儲(chǔ)器陣列的一部分，數(shù)據(jù)可被寫(xiě)到存儲(chǔ)單元100和/或從存儲(chǔ)電壓100讀取而不影響陣列中其它存儲(chǔ)單元的狀態(tài)。二極管104可以包括任何適當(dāng)?shù)亩O管如豎直多晶p-n或p-i-n二極管，不管是二極管的n區(qū)在p-區(qū)上的上指(upwardpointing)二極管或二極管的p-區(qū)在n-區(qū)上的下指(downwardpointing)二極管。在一些實(shí)施例中，二極管104可以由多晶半導(dǎo)體材料諸如多晶硅、多晶硅鍺合金、多晶鍺或任何其它適當(dāng)?shù)牟牧闲纬?。例如，二極管104可包括重?fù)诫sn+多晶硅區(qū)142、在n+多晶硅區(qū)142上方的輕摻雜或本征(非故意摻雜)多晶硅區(qū)144以及在本征區(qū)144上方的重?fù)诫sp+多晶硅區(qū)146。在一些實(shí)施例中，薄的(例如，數(shù)百?；蚋?鍺和/或硅鍺合金層(未示出)，當(dāng)使用硅鍺合金層時(shí)具有大約10％或更多的鍺，可以形成在n+多晶硅區(qū)142上以防止和/或減少?gòu)膎+多晶區(qū)142到本征區(qū)144中的雜質(zhì)遷移，例如，如在2005年12月9日提交且發(fā)明名稱(chēng)為“DepositedSemiconductorStructureToMinimizeN-TypeDopantDiffusionAndMethodOfMaking”的公開(kāi)號(hào)為No.2006/0087005的美國(guó)專(zhuān)利申請(qǐng)中所描述的，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容。將理解n+區(qū)和p+區(qū)的位置可以互換。當(dāng)二極管104由沉積的硅(例如，非晶或多晶)制造時(shí)，硅化物層可以形成在二極管上以將所沉積的硅置于低電阻率狀態(tài)，如所制造的。這樣的低電阻率狀態(tài)允許更容易編程存儲(chǔ)單元，因?yàn)椴恍枰糜趯⑺练e的硅轉(zhuǎn)換到低電阻率狀態(tài)的大電壓。如在美國(guó)專(zhuān)利No.7,176,604“MemoryCellComprisingaSemiconductorJunctionDiodeCrystallizedAdjacenttoaSilicide”中所述的，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容，在退火期間硅化物形成材料諸如鈦和/或鈷與所沉積的硅反應(yīng)以形成硅化物層。鈦硅化物和鈷硅化物的點(diǎn)陣間距與硅接近，這表現(xiàn)出當(dāng)所沉積的硅結(jié)晶時(shí)，這樣的硅化物層可以用作相鄰的所沉積的硅的“結(jié)晶模板”或“籽晶”(例如，在退火期間硅化物層增強(qiáng)硅二極管的結(jié)晶結(jié)構(gòu))。從而提供更低電阻率的硅。對(duì)于硅鍺合金和/或鍺二極管，可以獲得類(lèi)似的結(jié)果。導(dǎo)體106和108包括任何適當(dāng)?shù)膶?dǎo)電材料諸如鎢、任何適當(dāng)?shù)慕饘?、重?fù)诫s的半導(dǎo)體材料、導(dǎo)電硅化物、導(dǎo)電硅化物-鍺化物、導(dǎo)電鍺化物等等。在圖1的實(shí)施例中，導(dǎo)體106和108是軌道狀的并沿不同方向(例如，基本上彼此垂直)延伸?？梢允褂闷渌鼘?dǎo)體形狀和/或構(gòu)造。在一些實(shí)施例中，阻擋層、粘接層、抗反射涂層和/或類(lèi)似物(未示出)可與導(dǎo)體106和108一起使用以改善器件性能和/或幫助器件制造。雖然在圖1中可逆電阻轉(zhuǎn)換元件102被示為位于轉(zhuǎn)向元件104之上，但是將理解在替選實(shí)施例中，可逆電阻轉(zhuǎn)換元件102可以位于轉(zhuǎn)向元件104之下。圖2是由多個(gè)圖1的存儲(chǔ)單元100形成的第一存儲(chǔ)級(jí)114的一部分的簡(jiǎn)化透視圖，為了簡(jiǎn)化，沒(méi)有分離地示出可逆電阻轉(zhuǎn)換元件102、二極管104和阻擋層113。存儲(chǔ)器陣列114是包括多個(gè)存儲(chǔ)單元耦接到的多條位線(第二導(dǎo)體108)和字線(第一導(dǎo)體106)的“交叉點(diǎn)”陣列(如所示)?？梢允褂闷渌鎯?chǔ)器陣列構(gòu)造，如可以成倍增加存儲(chǔ)級(jí)。圖3是單片三維陣列116的一部分的簡(jiǎn)化透視圖，該單片三維陣列116包括位于第二存儲(chǔ)級(jí)120之下的第一存儲(chǔ)級(jí)118。在圖3的實(shí)施例中，每個(gè)存儲(chǔ)級(jí)118和120包括交叉點(diǎn)陣列中的多個(gè)存儲(chǔ)單元100。將理解在第一存儲(chǔ)級(jí)118與第二存儲(chǔ)級(jí)120之間可以存在附加的層(例如，級(jí)間電介質(zhì))，但是為了簡(jiǎn)化在圖3中沒(méi)有示出?？梢允褂闷渌鎯?chǔ)器陣列構(gòu)造，如可以有附加的存儲(chǔ)級(jí)。在圖3的實(shí)施例中，所有的二極管可以“指向”相同方向，諸如根據(jù)采用具有在二極管底部還是頂部的p摻雜區(qū)的p-i-n二極管，上指或下指，從而簡(jiǎn)化二極管制造。在一些實(shí)施例中，可以如在美國(guó)專(zhuān)利6,952,030“High-DensityThree-DimensionalMemoryCell”中所述地形成存儲(chǔ)級(jí)，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容。例如，第一存儲(chǔ)級(jí)的上導(dǎo)體可用作第二存儲(chǔ)級(jí)的下導(dǎo)體，該第二存儲(chǔ)級(jí)位于第一存儲(chǔ)級(jí)上方，如圖4所示。在這樣的實(shí)施例中，在相鄰存儲(chǔ)級(jí)上的二極管優(yōu)選地指向相反方向，如在2007年8月16日公開(kāi)且發(fā)明名稱(chēng)為“LargeArrayOfUpwardPointingP-I-NDiodesHavingLargeAndUniformCurrent”的US2007/0190711中所描述的，在此通過(guò)引用結(jié)合其全部?jī)?nèi)容。例如，第一存儲(chǔ)級(jí)118的二極管可以是由箭頭A1指示的向上指向二極管(例如，p區(qū)在二極管的底部)，而第二存儲(chǔ)級(jí)120的二極管可以是如箭頭A2指示的向下指向二極管(例如，n區(qū)在二極管底部)，或反之亦然。單片三維存儲(chǔ)器陣列是其中多個(gè)存儲(chǔ)級(jí)形成在單個(gè)襯底諸如晶片上的陣列，沒(méi)有居間襯底。形成一個(gè)存儲(chǔ)級(jí)的層直接沉積或生長(zhǎng)在現(xiàn)有一個(gè)或多個(gè)級(jí)的層上。相反，已經(jīng)通過(guò)在分離的襯底上形成存儲(chǔ)級(jí)并一個(gè)在另一個(gè)上面附著存儲(chǔ)級(jí)來(lái)構(gòu)造層疊的存儲(chǔ)器，如在Leedy的美國(guó)專(zhuān)利No.5,915,167“ThreeDimensionalStructureMemory”中一樣。襯底可以在接合之前變薄或從存儲(chǔ)級(jí)去除襯底，但是由于存儲(chǔ)級(jí)初始形成在分離的襯底上，所以這樣的存儲(chǔ)器不是真正的單片三維存儲(chǔ)器陣列。圖5示出了存儲(chǔ)單元150，其是圖1的存儲(chǔ)單元100的變型。存儲(chǔ)單元150與圖1的存儲(chǔ)單元100不同，因?yàn)榻粨Q了電極132和134的位置。也就是說(shuō)，鉑電極132位于金屬氧化物可逆電阻率轉(zhuǎn)換材料130與二極管104之間，而鈦氮化物電極134位于金屬氧化物可逆電阻率轉(zhuǎn)換材料130與導(dǎo)體108之間。存儲(chǔ)單元150還由于n+區(qū)142和p+區(qū)146的位置互換而與圖1的存儲(chǔ)單元100不同。重?fù)诫sn+多晶硅區(qū)142在本征區(qū)144之上并且重?fù)诫sp+多晶硅區(qū)146在之下。當(dāng)二極管104如以下更詳細(xì)解釋地反向偏壓時(shí)，該布置有益于設(shè)置可逆電阻轉(zhuǎn)換元件。圖1-5示出了根據(jù)所公開(kāi)布置的圓柱形狀的存儲(chǔ)單元和軌道形狀的導(dǎo)體。然而，在此所述的技術(shù)不限于用于存儲(chǔ)單元的任何一個(gè)特定結(jié)構(gòu)。其它結(jié)構(gòu)也可以用于形成包括可逆電阻率轉(zhuǎn)換材料的存儲(chǔ)單元。例如，以下的專(zhuān)利提供可以適于使用可逆電阻率轉(zhuǎn)換材料的存儲(chǔ)單元的結(jié)構(gòu)的示例：美國(guó)專(zhuān)利6,952,043；美國(guó)專(zhuān)利6,951,780；美國(guó)專(zhuān)利6,034,882；美國(guó)專(zhuān)利6,420,215；美國(guó)專(zhuān)利6,525,953和美國(guó)專(zhuān)利7,081,377。另外，其它類(lèi)型的存儲(chǔ)單元也可以與在此所述的本發(fā)明一起使用。圖6是描繪了存儲(chǔ)器系統(tǒng)300的一個(gè)示例的方塊圖，存儲(chǔ)器系統(tǒng)300可以實(shí)施在此所描述的技術(shù)。存儲(chǔ)器系統(tǒng)300包括存儲(chǔ)器陣列302，存儲(chǔ)器陣列302可以是如上所述的二維或三維存儲(chǔ)單元陣列。在一個(gè)實(shí)施例中，存儲(chǔ)器陣列302是單片三維存儲(chǔ)器陣列。存儲(chǔ)器陣列302的陣列端子線包括組織為行的一層或多層字線，以及被組織為列的一層或多層位線。然而，也可以實(shí)施其它取向。存儲(chǔ)器系統(tǒng)300包括行控制電路320，其輸出308連接到存儲(chǔ)器陣列302的各字線。行控制電路320接收來(lái)自系統(tǒng)控制邏輯電路330的一組M行尋址信號(hào)和一個(gè)或多個(gè)各種控制信號(hào)，并且典型地可以包括諸如行解碼器322、陣列端子驅(qū)動(dòng)器324和塊選擇電路326的電路用于讀取和編程(例如，設(shè)置和重置)操作。存儲(chǔ)器系統(tǒng)300還包括其輸入/輸出306連接到存儲(chǔ)器陣列302的各位線的列控制電路310。列控制電路306接收來(lái)自系統(tǒng)控制邏輯330的一組N列尋址信號(hào)以及一個(gè)或多個(gè)各種控制信號(hào)，并且典型地可以包括諸如列解碼器312、陣列端子接收器或驅(qū)動(dòng)器314、塊選擇電路316以及包括感測(cè)放大器318和I/O復(fù)用器的讀/寫(xiě)電路。系統(tǒng)控制邏輯330接收來(lái)自主機(jī)的數(shù)據(jù)和命令并將輸出數(shù)據(jù)提供到主機(jī)。在其它實(shí)施例中，系統(tǒng)控制邏輯330接收來(lái)自分離的控制器電路的數(shù)據(jù)和命令并將輸出數(shù)據(jù)提供到該控制器電路，控制器電路與主機(jī)通信。系統(tǒng)控制邏輯330可以包括一個(gè)或多個(gè)狀態(tài)機(jī)、寄存器和用于控制存儲(chǔ)器系統(tǒng)300的操作的其它控制邏輯。例如，可以提供以下進(jìn)一步討論的寫(xiě)電路460、讀電路461和箝位控制電路464。在一個(gè)實(shí)施例中，在圖6中描繪的所有部件布置在單個(gè)集成電路上。例如，系統(tǒng)控制邏輯330、列控制電路310和行控制電路320可以形成在襯底的表面上，并且存儲(chǔ)器陣列302是形成在襯底上方(因此，在系統(tǒng)控制邏330、列控制電路310和行控制電路320上方)的單片三維存儲(chǔ)器陣列。在一些情形下，控制電路的一部分可以與一些存儲(chǔ)器陣列形成在同一層上。結(jié)合存儲(chǔ)器陣列的集成電路通常將陣列再分成許多子陣列或塊(block)。塊可以進(jìn)一步被一起組合成包含例如16、32或不同數(shù)量的塊的分區(qū)(bay)。如經(jīng)常使用的，子陣列是具有連續(xù)字線和位線的連續(xù)的存儲(chǔ)單元組，其中字線和位線通常不被解碼器、驅(qū)動(dòng)器、感測(cè)放大器和輸入/輸出電路打斷。這對(duì)于多種原因中的任意原因均適用。例如，由這樣的字線和位線的電阻和電容引起的信號(hào)延遲通過(guò)字線和位線(即，RC延遲)在大陣列中會(huì)非常重要?？梢酝ㄟ^(guò)將更大的陣列再分成更小子陣列的組使得每條字線和/或每條位線的長(zhǎng)度減小來(lái)減小這些RC延遲。作為另一示例，與訪問(wèn)一組存儲(chǔ)單元相關(guān)的功率可以將上限規(guī)定為在給定存儲(chǔ)器循環(huán)期間可以同時(shí)被訪問(wèn)的存儲(chǔ)單元的數(shù)量。因此，大存儲(chǔ)器陣列經(jīng)常被再分為更小的子陣列以減小同時(shí)被訪問(wèn)的存儲(chǔ)單元的數(shù)量。但是，為了便于描述，陣列也可以與子陣列同義地使用來(lái)指代具有通常不被解碼器、驅(qū)動(dòng)器、感測(cè)放大器和輸入/輸出電路打斷的連續(xù)字線和位線的連續(xù)的存儲(chǔ)單元組。集成電路可以包括一個(gè)或一個(gè)以上的存儲(chǔ)器陣列。如上所述，可逆電阻轉(zhuǎn)換元件102可以在兩個(gè)或更多個(gè)狀態(tài)之間被可逆地轉(zhuǎn)換。例如，可逆電阻率轉(zhuǎn)換材料可以在制造時(shí)是初始的高電阻率狀態(tài)，其在施加第一電壓和/或電流時(shí)可轉(zhuǎn)換到低電阻率狀態(tài)。施加第二電壓和/或電流可以使可逆電阻率轉(zhuǎn)換材料返回到高電阻率狀態(tài)。圖7是對(duì)于金屬氧化物可逆電阻轉(zhuǎn)換元件的一個(gè)示例實(shí)施例的電壓與電流的關(guān)系曲線圖。線400代表當(dāng)可逆電阻轉(zhuǎn)換元件處于高電阻率狀態(tài)(RHIGH)時(shí)的I-V特性。線402代表當(dāng)可逆電阻轉(zhuǎn)換元件處于低電阻率狀態(tài)(RLOW)時(shí)的I-V特性。為了確定可逆電阻轉(zhuǎn)換元件處于哪種狀態(tài)，施加電壓并測(cè)量所得的電流。較高的測(cè)量電流(見(jiàn)線402)表示可逆電阻轉(zhuǎn)換元件處于低電阻率狀態(tài)。較低的測(cè)量電流(見(jiàn)線400)表示可逆電阻轉(zhuǎn)換元件處于高電阻率狀態(tài)(RHIGH)。注意到具有不同I-V特性的可逆電阻轉(zhuǎn)換元件的其它變型也可以與此處的技術(shù)一起使用。圖8描繪了示出用于讀取存儲(chǔ)單元的狀態(tài)的一個(gè)實(shí)施例的電路。存儲(chǔ)器陣列的一部分包括存儲(chǔ)單元450、452、454和456，所有的存儲(chǔ)單元450、452、454和456都基于圖1-5的實(shí)施例。描繪了多條位線中的兩條以及多條字線中的兩條。位線459耦接到單元450和454，位線457耦接到單元452和456。位線459是被選擇的位線且可以在例如2V。位線457是未被選擇的位線且可以例如接地。字線447是被選擇的字線且可以在例如0V。字線449是未被選擇的字線且可以在例如2V。其中一條位線459的讀電路被描繪為經(jīng)由晶體管458連接到位線，該晶體管458由列解碼器312供應(yīng)的柵電壓控制以便選擇或取消選擇對(duì)應(yīng)的位線。晶體管458將位線連接到數(shù)據(jù)總線463。寫(xiě)電路460(其是系統(tǒng)控制邏輯330的一部分)連接到數(shù)據(jù)總線。晶體管462連接到數(shù)據(jù)總線并工作為由箝位控制電路464(其是系統(tǒng)控制邏輯330的一部分)控制的箝位器件。晶體管462還連接到感測(cè)放大器466，感測(cè)放大器466包括數(shù)據(jù)鎖存468。感測(cè)放大器466的輸出連接到數(shù)據(jù)輸出端子(連接到系統(tǒng)控制邏輯330、控制器和/或主機(jī))。寫(xiě)電路460也連接到感測(cè)放大器466和數(shù)據(jù)鎖存468。當(dāng)試圖讀取可逆電阻轉(zhuǎn)換元件的狀態(tài)時(shí)，所有的字線都在VREAD(例如，大約2V)被首次偏壓并且所有的位線都接地。然后被選擇的字線被拉到地。例如，該討論將假設(shè)選擇存儲(chǔ)單元450用于讀取。一條或多條被選擇的位線459通過(guò)數(shù)據(jù)總線(通過(guò)開(kāi)啟晶體管458)和箝位器件(晶體管462，其接收～2V+VTH，VTH是晶體管462的閾值電壓)被拉到VREAD。箝位器件的柵極在VREAD以上，但是被控制以保持位線接近VREAD。在一種方法中，電流由被選擇的存儲(chǔ)單元450經(jīng)由晶體管462被從感測(cè)放大器中的感測(cè)節(jié)點(diǎn)拉出。感測(cè)節(jié)點(diǎn)可以接收在高電阻率狀態(tài)電流與低電阻率狀態(tài)電流之間的參考電流。感測(cè)節(jié)點(diǎn)對(duì)應(yīng)于單元電流與參考電流之間的電流差移動(dòng)。感測(cè)放大器466通過(guò)比較被感測(cè)的電壓與參考讀取電壓而生成數(shù)據(jù)輸出信號(hào)。如果存儲(chǔ)單元電流比參考電流大，則存儲(chǔ)單元處于低電阻率狀態(tài)且感測(cè)節(jié)點(diǎn)處的電壓將低于參考電壓。如果存儲(chǔ)單元電流小于參考電流，則存儲(chǔ)單元處于高電阻率狀態(tài)且感測(cè)節(jié)點(diǎn)處的電壓將高于參考電壓。來(lái)自感測(cè)放大器466的輸出數(shù)據(jù)信號(hào)被鎖存在數(shù)據(jù)鎖存468中。返回參見(jiàn)圖7，當(dāng)處于高電阻率狀態(tài)(見(jiàn)線400)時(shí)，如果施加電壓VSET和足夠的電流，則可逆電阻轉(zhuǎn)換元件將被設(shè)置成低電阻率狀態(tài)。線404示出施加VSET時(shí)的性能。電壓將保持略微不變且電流將朝ISET_LIMIT增加。在某一點(diǎn)，可逆電阻轉(zhuǎn)換元件將被設(shè)置且器件性能將基于線402。注意到第一次設(shè)置可逆電阻轉(zhuǎn)換元件時(shí)，需要VF(形成電壓)來(lái)設(shè)置器件。之后，可以使用VSET。形成電壓VF可以大于VSET。當(dāng)處于低電阻率狀態(tài)(見(jiàn)線402)時(shí)，如果施加電壓VRESET和足夠的電流(IRESET)，則可逆電阻轉(zhuǎn)換元件將被重置到高電阻率狀態(tài)。線406表示施加VRESET時(shí)的性能。在某一點(diǎn)，可逆電阻轉(zhuǎn)換元件將被重置且器件性能將基于線400。在一個(gè)實(shí)施例中，VSET大約是5V，VRESET大約是3V，ISET_LIMIT大約是5μA且IRESET可以達(dá)到30μA。如果電流在設(shè)置操作期間變得過(guò)高，則可逆電阻轉(zhuǎn)換元件有可能被設(shè)置且然后由于高電流而立即重置。在一些情形下，可逆電阻轉(zhuǎn)換元件將在設(shè)置和重置之間擺動(dòng)。也可能發(fā)生其它不可預(yù)知的性能。對(duì)于與二極管一起使用的一些重寫(xiě)材料，如果施加固定電壓以使電阻從高轉(zhuǎn)換到低(設(shè)置過(guò)程)，則一些暫時(shí)峰值電流可以在轉(zhuǎn)換時(shí)流經(jīng)材料，這可以給材料提供足夠的功率以改變到一些未知狀態(tài)并產(chǎn)生一些擾動(dòng)。另外，如果我們僅施加固定電壓以引起存儲(chǔ)單元從低轉(zhuǎn)換到高(在重置過(guò)程中)，則當(dāng)轉(zhuǎn)換時(shí)存儲(chǔ)單元上的電壓可能由于較高的電阻而猛增，較高的固定電壓將提供較高的能量以使得材料突變到一些不期望的狀態(tài)并且還產(chǎn)生擾動(dòng)。一種方法是對(duì)于設(shè)置過(guò)程對(duì)所有的存儲(chǔ)單元施加固定電壓。然而，需要用來(lái)執(zhí)行設(shè)置過(guò)程的電壓可以由于制造變化、操作條件等而在存儲(chǔ)單元之間以及存儲(chǔ)器件之間變化。例如存儲(chǔ)單元的工藝/電源/溫度(PVT)變化和不同位置可能是因素。雖然可以施加覆蓋所有變化和邊界(corner)情形的足夠高的電壓，但是這不是最優(yōu)的，因?yàn)樵谵D(zhuǎn)換時(shí)流經(jīng)材料的峰值電流將因此變得更大，這將使材料更易受到不必要干擾的影響。因此，提出了施加盡可能低的電壓到存儲(chǔ)單元并同時(shí)檢測(cè)材料電阻轉(zhuǎn)換。如果檢測(cè)到電阻轉(zhuǎn)換，則存儲(chǔ)單元將立即放電。這樣的方案可以最小化在轉(zhuǎn)換時(shí)流經(jīng)材料的峰值電流，并避免任何進(jìn)一步的不必要的材料特性改變。另外，如以下所述的，通過(guò)利用斜坡脈沖(rampingpulse)，可以?xún)H提供足夠的電壓到存儲(chǔ)單元，適應(yīng)于PVT和單元位置變化，以減少存儲(chǔ)單元的不必要改變的可能性。圖9a是用于控制存儲(chǔ)單元的設(shè)置過(guò)程的一個(gè)實(shí)施例的示意圖，圖9b提供相關(guān)信號(hào)電平與時(shí)間的關(guān)系。在此提供的設(shè)置和重置電路可以選擇性地耦接到存儲(chǔ)器件中的存儲(chǔ)單元。電路在節(jié)點(diǎn)901處接收電勢(shì)為VSUPPLY的電源。電流906源在路徑903中提供固定電流ILIMT，路徑903經(jīng)由pMOS(p溝道MOSFET)晶體管902和904被鏡像到路徑905。pMOS由在柵節(jié)點(diǎn)處具有小圓圈的晶體管符號(hào)表示。nMOS由在柵節(jié)點(diǎn)處不具有小圓圈的晶體管符號(hào)表示。pMOS晶體管902和904的漏節(jié)點(diǎn)耦接到電源節(jié)點(diǎn)901，它們的柵節(jié)點(diǎn)彼此耦接。漏節(jié)點(diǎn)和源節(jié)點(diǎn)可以通過(guò)電流的方向區(qū)分開(kāi)，對(duì)于pMOS晶體管是從源極到漏極而對(duì)于nMOS晶體管是從漏極到源極。在圖中，一般地，對(duì)于pMOS，源極在上部，漏極在下部。對(duì)于nMOS，源極在下部，漏極在上部。pMOS晶體管902的漏節(jié)點(diǎn)耦接到電流源906，pMOS晶體管904的漏節(jié)點(diǎn)耦接到位線915。源節(jié)點(diǎn)耦接到節(jié)點(diǎn)901。作為對(duì)MOSFET的操作的觀察，圖9c描繪了n型MOSFET(nMOS)的漏電流(ID)與柵源電壓(VGS)的特性。柵極控制電流的量。在耗盡模式的操作中，VGS＜0V，而在增強(qiáng)模式中，VGS＞0V。圖9d描繪了p型MOSFET(pMOS)的漏電流與柵源電壓(VGS)的特性。該特性本質(zhì)上與nMOS的特性相反。在耗盡模式的操作中，VGS＞0V，而在增強(qiáng)模式中，VGS＜0V。圖9e描繪了對(duì)于pMOS或者nMOS的MOSFET的漏電流與漏源電壓特性。每條線關(guān)于恒定值的VGS，其中在nMOS的情形下，VGS從較低線處的負(fù)值增加到在較高線處的正值。在pMOS的情形下，VGS從較高線處的負(fù)值增加到在較低線處的正值。源極、漏極和柵極的電壓以及從源極到漏極的電流限定晶體管的給定操作點(diǎn)并因此其相關(guān)者限定晶體管的給定操作點(diǎn)。位線915耦接到被選擇的存儲(chǔ)單元，該被選擇的存儲(chǔ)單元由可變電阻926(RCELL)、二極管924和電容928(CCELL)表示。位線的電阻和電容分別由RBL930和CBL932表示。預(yù)充電節(jié)點(diǎn)918在設(shè)置操作的預(yù)充電階段期間接收電壓VPRECHARGE，而節(jié)點(diǎn)920在整個(gè)設(shè)置操作過(guò)程中接收恒定電壓如2V。節(jié)點(diǎn)918耦接到nMOS晶體管922和916的柵極以在節(jié)點(diǎn)917處對(duì)位線預(yù)充電，并對(duì)在電流峰值檢測(cè)器900中的線913預(yù)充電。運(yùn)算放大器(op-amp)910，如運(yùn)算放大回路跨阻放大器，包括耦接到位線915的正(未反向)端子935和耦接到線913的負(fù)(反向)端子936。運(yùn)算放大器910的輸出被經(jīng)由晶體管912反饋到輸入936，晶體管912在一側(cè)耦接到端子911處的VSUPPLY以及在另一側(cè)耦接到電容器C1(914)。運(yùn)算放大器的輸出還耦接到反相器908，該反相器908將控制信號(hào)“Set_done”輸出到適當(dāng)?shù)目刂齐娐?，如圖6中的系統(tǒng)控制邏輯330，以表明完成了設(shè)置過(guò)程。當(dāng)運(yùn)算放大器的輸出從高轉(zhuǎn)變到低時(shí)，即，當(dāng)?shù)截?fù)端子936的輸入轉(zhuǎn)變到超過(guò)到正端子935的輸入的電平時(shí)，設(shè)置“Set_done”。雖然在示例實(shí)施例中描繪了MOSFET，但是也可使用其它FET晶體管或其它晶體管或其它開(kāi)關(guān)部件。在設(shè)置程序期間，電流源906用于限制當(dāng)對(duì)存儲(chǔ)單元充以電壓時(shí)流經(jīng)存儲(chǔ)單元的電流，同時(shí)峰值檢測(cè)器900保持被選擇的位線(或選擇線)的電壓的最高電壓VBL。一旦RCELL從高轉(zhuǎn)換到低，其意味著已經(jīng)發(fā)生了設(shè)置過(guò)程，則VBL將開(kāi)始下降。運(yùn)算放大器910將感測(cè)該下降，而Set_done將從低變到高。Set_done經(jīng)由路徑937耦接到放電晶體管934以立即對(duì)位線915放電從而避免被編程的存儲(chǔ)單元或其它存儲(chǔ)單元的任何擾動(dòng)。再參考圖9b，在一個(gè)示例實(shí)施例中設(shè)置過(guò)程可以如下進(jìn)行。在t0與t1之間的預(yù)充電期間，通過(guò)施加VPRECHARGE至節(jié)點(diǎn)918以及施加例如2V到節(jié)點(diǎn)920，我們將VBL942預(yù)充電至VPRECHARGE940。VPRECHARGE可以稍微高于2V以考慮到晶體管922和916的閾值電壓，例如，VPRECHARGE＝2V+VTH+Δ，其中Δ是附加增量以確保晶體管922和916在預(yù)充電期間保持導(dǎo)電狀態(tài)。在t1與t2期間，我們利用限流器(ILIMIT)使VBL從預(yù)充電電平斜坡上升。ILIMIT944提供固定電流，但是由pMOS904提供的電流將導(dǎo)致VBL942以斜坡?tīng)罘绞?aramp-likemanner)在t1與t2之間逐漸增加，原因在于ILIMIT＞ICELL。該斜坡上升可以是不斷的增加、連續(xù)的上升或遞增的階梯(staircase)上升。VSUPPLY固定為例如3V。由于ICELL＝VBL/RCELL，所以ICELL946也將在t1與t2之間斜坡上升，并且在該段時(shí)間內(nèi)，RCELL948近似恒定。還是在t1與t2之間，峰值檢測(cè)器900將保持最高的VBL。即，將漸增的VBL提供到運(yùn)算放大器910的正端子935，同時(shí)在運(yùn)算放大器910的負(fù)端子936處維持固定電壓(例如，2V)。在t2處，當(dāng)VBL超過(guò)被稱(chēng)為設(shè)置電壓VSET的特定電壓時(shí)，RCELL948將從高轉(zhuǎn)換到低。這導(dǎo)致在t2與t3之間ICELL暫時(shí)增加并變得大于ILIMIT。注意時(shí)間段不一定是按比例的。VBL停止斜坡上升并開(kāi)始下降。檢測(cè)電路900在t3處檢測(cè)到VBL中的下降并將Set_done設(shè)置成高，這用于通過(guò)nMOS放電晶體管934下拉VBL。通過(guò)切斷電流ILIMIT而不再提供電流輸出，系統(tǒng)控制邏輯330對(duì)Set_done響應(yīng)。具體地，VBL的下降導(dǎo)致運(yùn)算放大器910的輸出從正極性(高)反轉(zhuǎn)到負(fù)極性(低)或者接近零電平，使得反相器908的輸出也將從負(fù)或零輸出(低)反轉(zhuǎn)到正輸出(高)。這表示Set_done950正被設(shè)置，其導(dǎo)致放電晶體管934變得導(dǎo)電，將位線放電到地(VBL＝0V)。由于VBL942下降，所以ICELL946也下降。在圖9a中以及在以下討論的其它電路中，可以在系統(tǒng)控制邏輯電路330的控制下提供輸入，且輸出也可以被電路330接收并處理。有利地是，存儲(chǔ)單元一轉(zhuǎn)換，位線就放電，從而避免引起擾動(dòng)如單元的重置。此外，因?yàn)樵撨^(guò)程適于每個(gè)存儲(chǔ)單元，所以對(duì)于每個(gè)單獨(dú)的存儲(chǔ)單元，設(shè)置過(guò)程以最低的可能值完成。圖10a是用于控制存儲(chǔ)單元的重置過(guò)程的電路的一個(gè)實(shí)施例的示意圖，圖10b提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系。運(yùn)算放大器1004包括接收輸入電壓VIN的正輸入1021，以及經(jīng)由線1007接收反饋電壓的負(fù)端子1023，從而形成運(yùn)算放大回路。運(yùn)算放大器在線1005上的輸出被提供到pMOS1006。pMOS1006的源極側(cè)經(jīng)由節(jié)點(diǎn)1002接收VSUPPLY，而pMOS1006的漏極側(cè)耦接到位線1025。VIN實(shí)質(zhì)上經(jīng)由運(yùn)算放大回路放大電路被傳送到VBL。位線1025耦接到由可變電阻1022(RCELL)、二極管1020和電容1024(CCELL)表示的被選擇的存儲(chǔ)單元。位線的電阻和電容分別由RBL1026和CBL1028表示。運(yùn)算放大回路經(jīng)由pMOS1006生成位線1025上的單元電流ICELL。當(dāng)開(kāi)關(guān)1010閉合時(shí)(使其導(dǎo)電)，運(yùn)算放大回路還經(jīng)由pMOS1008生成感測(cè)線1011上的單元電流ICELL。pMOS1008的源極側(cè)經(jīng)由節(jié)點(diǎn)1002接收VSUPPLY，而pMOS1008的漏極側(cè)經(jīng)由開(kāi)關(guān)1010耦接到感測(cè)線1011。電流峰值檢測(cè)器1014包括經(jīng)由路徑1031耦接到晶體管1016的柵極的二極管1018以及其輸出是信號(hào)“Reset_done”的反相器1012，該信號(hào)“Reset_done”被提供到系統(tǒng)控制邏輯電路330并經(jīng)由路徑1013被提供到放電晶體管1030。與設(shè)置過(guò)程一樣，重置過(guò)程將最低的可能電壓施加到存儲(chǔ)單元以實(shí)現(xiàn)重置，使得對(duì)存儲(chǔ)單元的擾動(dòng)的可能性更小。在一個(gè)示例實(shí)施例中，重置過(guò)程如下進(jìn)行。還參考圖10b，VIN(1040)在t0處開(kāi)始從初始電平例如1.5V斜坡上升。在t0處，VBL1041和ICELL1044對(duì)應(yīng)于VIN開(kāi)始斜坡上升。在t1處，開(kāi)關(guān)1010閉合使得也在感測(cè)線1011上提供ICELL?？梢詫?shí)現(xiàn)在閉合開(kāi)關(guān)1010期間在t0與t1之間的延遲，以使得運(yùn)算放大回路穩(wěn)定?？梢栽谝粋€(gè)可能的實(shí)施例中使用0.1μsec(微秒)的示例延遲。開(kāi)關(guān)信號(hào)1042被設(shè)置為高，表示開(kāi)關(guān)閉合(或?qū)щ?。VIN的初始電平剛夠當(dāng)開(kāi)關(guān)1010閉合時(shí)使得二極管1018導(dǎo)電。感測(cè)線的電壓VSENSE1048在t1與t2之間基本不變。由于二極管1018的導(dǎo)電性，電荷開(kāi)始積聚在線1031上，該線1031耦接到晶體管1016的柵極。線1031上的電壓V11050和對(duì)應(yīng)的電流I11043也開(kāi)始斜坡上升，其中電流I11043與t1和t2之間的ICELL相同。一旦VBL和ICELL增加到RCELL1046從低轉(zhuǎn)換到高的點(diǎn)，在t2處，ICELL1044下降，但是電流峰值檢測(cè)器1014保持從感測(cè)線1011引出ICELL的峰值。這有助于維持輸出信號(hào)(Reset_done)穩(wěn)定。VSENSE1048也從高降到0V或接近0V的低電平，使得Reset_done被從低設(shè)置為高。Reset_done經(jīng)由路徑1013被提供到放電晶體管1030以使位線1025立即放電，從而避免設(shè)置存儲(chǔ)單元。具體地，當(dāng)Reset_done使nMOS1030導(dǎo)電時(shí)，線1005被上拉至與VSUPPLY相同的電平以斷開(kāi)pMOS1006。注意到VIN在t3可以繼續(xù)增加或變得固定，只要線1005被上拉到VSUPPLY。具體地，二極管1018和nMOS1016形成峰值電流檢測(cè)器。當(dāng)流經(jīng)感測(cè)線1011的電流增加時(shí)，V1也增加。當(dāng)電流達(dá)到峰值級(jí)別并開(kāi)始變低時(shí)，V1保持不變，原因在于在二極管1018與晶體管1016之間電荷被俘獲。結(jié)果，nMOS1016繼續(xù)從感測(cè)線引出峰值電流。該峰值電流大于漸減的ICELL，從而隨著VSENSE下降，Reset_done變高。圖11a是用于控制存儲(chǔ)單元的設(shè)置過(guò)程的電路的另一實(shí)施例的示意圖，而圖11b提供了相關(guān)的信號(hào)電平與時(shí)間的關(guān)系。該實(shí)施例在此可以提供更快的檢測(cè)和切斷，原因在于其不使用預(yù)充電階段。另外，因?yàn)檫\(yùn)算放大回路不用于檢測(cè)，所以不存在穩(wěn)定性問(wèn)題。運(yùn)算放大回路可能變得不穩(wěn)定，特別是如果在被選擇的位線中存在急劇的電流變化。這里，源跟隨器構(gòu)造用于nMOS晶體管1106和1114。運(yùn)算放大回路包括運(yùn)算放大器1104、nMOS1106和反饋路徑1115。在運(yùn)算放大器1104的正輸入1129處提供VIN，將線1115提供到運(yùn)算放大器1104的負(fù)輸入1140。運(yùn)算放大器1104在路徑1108上在nMOS1106和1114的柵極處提供公共電壓，使得晶體管的源極處的電壓跟隨柵極處的電壓VSFG。漏極在晶體管的相對(duì)側(cè)。電流源1116提供與流經(jīng)nMOS1114的電流處于相似級(jí)別的流經(jīng)nMOS1106的電流。這允許兩個(gè)nMOS的柵源電壓VGS類(lèi)似，并允許線1115上的電壓基本上等于VIN和VBL。位線1117上的VBL跟隨路徑1108上的源跟隨器柵電壓VSFG，其進(jìn)而跟隨VIN。nMOS晶體管1106的漏極經(jīng)由路徑1132耦接到節(jié)點(diǎn)1102處的VSUPPLY。nMOS晶體管1114的漏極經(jīng)由路徑1111耦接到電流源1110。電流源1110提供參考電流IREF，并耦接到節(jié)點(diǎn)1102。位線1117耦接到被選擇的存儲(chǔ)單元，該被選擇的存儲(chǔ)單元由可變電阻1122(RCELL)、二極管1120和電容1124(CCELL)表示。位線的電阻和電容分別由RBL1118和CBL1126表示。比較器1112包括接收固定參考電壓VREF的正輸入1135以及接收路徑1113上的感測(cè)電壓VSENSE的負(fù)輸入。比較器1112的輸出是Set_done信號(hào)，其表示已經(jīng)完成了設(shè)置過(guò)程。Set_done信號(hào)經(jīng)由路徑1127提供到放電nMOS晶體管1128。還參考圖11b，VIN1140在t0與t1之間斜坡上升。VSFG1141、VBL1142和ICELL1146跟隨VIN。VSFG可以比VBL大nMOS1114的閾值電壓。VSENSE1144基本上不變。RCELL1148處于相對(duì)高的電平。在t1發(fā)生設(shè)置之前，當(dāng)RCELL轉(zhuǎn)換到低電平時(shí)，ICELL由于RCELL的高電平而小于IREF。結(jié)果，VSENSE接近VSUPPLY并高于VREF。這使比較器1112的輸入保持為低，因?yàn)楫?dāng)負(fù)輸入1146在量值上大于正輸入1135時(shí)輸出低。當(dāng)在t1發(fā)生設(shè)置時(shí)，RCELL降低，導(dǎo)致ICELL增加到超過(guò)IREF的級(jí)別。在t2，VSENSE下降到VREF以下，導(dǎo)致Set_done信號(hào)1150變高。當(dāng)Set_done變高時(shí)，使得放電晶體管1128導(dǎo)電以立即將位線1117放電到VBL＝0V，從而可以不發(fā)生擾動(dòng)。注意到流經(jīng)nMOS1114的電流理想地由其VGS控制，而無(wú)論漏源電壓VDS如何變化。圖12a是用于控制存儲(chǔ)單元的重置過(guò)程的電路的一個(gè)實(shí)施例的示意圖，而圖12d提供相關(guān)的信號(hào)電平與時(shí)間的關(guān)系。如之前描述的，因?yàn)檫\(yùn)算放大回路不用于檢測(cè)，所以不存在穩(wěn)定性問(wèn)題。電路利用源跟隨器構(gòu)造使得存儲(chǔ)單元上的電壓斜坡上升而沒(méi)有任何回路穩(wěn)定性問(wèn)題。另外，我們使用電容器C11216來(lái)電平轉(zhuǎn)換(level-shift)電流鏡(其包括pMOS晶體管1208和1212)的柵電壓，以使得所需電源電壓更低。此外，發(fā)生兩個(gè)階段的過(guò)程，其包括電容器電壓降的初始化過(guò)程。電壓降可以在量值上與pMOS閾值電壓類(lèi)似，使得VSENSE可以更強(qiáng)壯，從而當(dāng)pMOS1208和1212用作電流鏡時(shí)處理變化以檢測(cè)第二階段中的重置。運(yùn)算放大回路包括運(yùn)算放大器1220、nMOS1222和反饋路徑1221。在運(yùn)算放大器1220的正輸入1253處提供VIN，線1221被提供到運(yùn)算放大器1220的負(fù)輸入1255。運(yùn)算放大器1220在nMOS1222和1226的柵極處、在路徑1224上提供公共電壓，使得晶體管的源極處的電壓跟隨柵極處的電壓VSFG。電流源1228提供與流經(jīng)nMOS1226的電流處于類(lèi)似級(jí)別的流經(jīng)nMOS1222的電流。這使得兩個(gè)nMOS的柵源電壓VGS類(lèi)似，并使得線1221上的電壓基本等于VIN和VBL。位線1227上的VBL跟隨路徑1224上的源跟隨器柵電壓VSFG，其進(jìn)而跟隨VIN。nMOS晶體管1222的漏極經(jīng)由路徑1203耦接到節(jié)點(diǎn)1202處的VSUPPLY。nMOS晶體管1226的漏極當(dāng)開(kāi)關(guān)1204A閉合(使其導(dǎo)電)時(shí)經(jīng)由路徑1215耦接到VSUPPLY，或者耦接到pMOS1208的源極并耦接到電容器C11216。pMOS1208的漏極經(jīng)由開(kāi)關(guān)1206B耦接到節(jié)點(diǎn)1202。線1210上pMOS的柵極耦接到pMOS1212的柵極(以形成一對(duì)鏡像晶體管)并耦接到電容器1216的一側(cè)。電容器1216還經(jīng)由開(kāi)關(guān)1218A耦接到pMOS1212的漏極，并耦接到感測(cè)線1213。感測(cè)線1213可以經(jīng)由nMOS晶體管1230和1232、路徑1233、開(kāi)關(guān)1234A和開(kāi)關(guān)1236B耦接成電流源1214的鏡像。感測(cè)線1213還可以經(jīng)由開(kāi)關(guān)1238B耦接到電流峰值檢測(cè)器1241，該電流峰值檢測(cè)器1241與圖10a的峰值檢測(cè)器1014相似。電流峰值檢測(cè)器1241包括經(jīng)由路徑1257耦接到晶體管1244的柵極并經(jīng)由開(kāi)關(guān)1246A耦接到地的二極管1242，以及其輸出是信號(hào)“Reset_done”的反相器1240，該信號(hào)“Reset_done”被提供到系統(tǒng)控制邏輯電路330并經(jīng)由路徑1243被提供到放電晶體管1248。位線1227耦接到被選擇的存儲(chǔ)單元，該被選擇的存儲(chǔ)單元由可變電阻1258(RCELL)、二極管1256和電容1254(CCELL)表示。位線的電阻和電容分別由RBL1250和CBL1252表示。重置過(guò)程可以在兩個(gè)階段發(fā)生，其中由結(jié)尾是“A”的參考標(biāo)號(hào)表示的開(kāi)關(guān)在第一階段是閉合(導(dǎo)電)的，而在第二階段是打開(kāi)(不導(dǎo)電)的。類(lèi)似地，由結(jié)尾是“B”的參考標(biāo)號(hào)表示的開(kāi)關(guān)在第一階段是打開(kāi)(不導(dǎo)電)的，而在第二階段是閉合(導(dǎo)電)的。圖12b描繪了在操作的第一階段的圖12a的電路。VIN1260被提供到運(yùn)算放大回路以在線1224上生成VSFG1262用于源跟隨器nMOS1226的柵電壓，使得VBL1264跟隨VSFG1262。VSFG比VBL大nMOS1226的閾值電壓和附加增量(Δ)。因而，VBL跟隨VIN。再參考圖12d，在重置過(guò)程的第一階段，在t0與t1之間，“A”開(kāi)關(guān)控制信號(hào)1276表示我們使“A”開(kāi)關(guān)導(dǎo)電，“B”開(kāi)關(guān)控制信號(hào)1278表示我們使“B”開(kāi)關(guān)不導(dǎo)電。通過(guò)控制這些開(kāi)關(guān)，我們可以將VSENSE11270上拉到電源電壓VSUPPLY，使線1210上的VPBIAS1271跟隨VSUPPLY，該VSUPPLY在等于VSUPPLY而小于pMOS1212的閾值電壓與附加增量(Δ)的和的電平。VSENSE21272在該階段等于VPBIAS。C11216兩端發(fā)生電壓降，其等于pMOS1212的閾值電壓加上附加增量(Δ)。此外，電流源1214的參考電流IREF經(jīng)由nMOS晶體管1230和1232被鏡像到線1213。圖12c描繪了在操作的第二階段的圖12a的電路。再參考圖12d，在重置過(guò)程的第二階段，在t1之后，“A”開(kāi)關(guān)控制信號(hào)1276表示我們使“A”開(kāi)關(guān)不導(dǎo)電，“B”開(kāi)關(guān)控制信號(hào)1278表示我們使“B”開(kāi)關(guān)導(dǎo)電。輸入電壓VIN1260斜坡上升。由于nMOS1226的源跟隨器布置，VBL也將斜坡上升，如ICELL1266將斜坡上升一樣。另外，pMOS1208將提供漸增的ICELL并將其復(fù)制到pMOS1212作為電流鏡以在線1213上提供ICELL作為到電流峰值檢測(cè)器1241的輸入，該pMOS1208具有作為電平轉(zhuǎn)換器的C1。該電流將被電流峰值檢測(cè)器1241追蹤。一旦存儲(chǔ)單元被重置，在t2處，RCELL1268猛增到更高電平，而ICELL1266從I1的峰值下降。該電流峰值檢測(cè)器1241感測(cè)反轉(zhuǎn)點(diǎn)并將信號(hào)Reset_done1280設(shè)置為高。Reset_done經(jīng)由路徑1243提供到nMOS放電晶體管1248以立即對(duì)位線1227放電(見(jiàn)圖12d中的曲線1264的VBL)從而避免任何進(jìn)一步的擾動(dòng)。峰值檢測(cè)器1241如同關(guān)于圖10a的峰值檢測(cè)器1014所述地操作。特別地，VIN的初始電平剛夠當(dāng)開(kāi)關(guān)1238B閉合時(shí)使得二極管1242導(dǎo)電。感測(cè)線VSENSE21272處的電壓在t1與t2之間基本不變。由于二極管1242的導(dǎo)電性，電荷開(kāi)始積聚在線1257上，該線1257耦接到晶體管1244的柵極。線1257上的電壓V11272(見(jiàn)圖12d)以及對(duì)應(yīng)的電流I11265也開(kāi)始斜坡上升，該電流I11265在t1與t2之間與ICELL相同。一旦VBL和ICELL增加到RCELL1258從低轉(zhuǎn)換到高的點(diǎn)，在t2，ICELL1266下降，但是電流峰值檢測(cè)器1241保持從感測(cè)線1213引出ICELL的峰值。VSENSE21272也從高下降到0V或接近0V的低電平，使得Reset_done通過(guò)反相器1240被從低設(shè)置成高。為了理解通過(guò)電路實(shí)現(xiàn)的功率降低，注意到對(duì)于pMOS晶體管1208和1212，柵電壓VG可以低于源電壓VS＝VSUPPLY。也就是說(shuō)，VGS(＝VG-VS)＜0，在該情形下pMOS晶體管以耗盡模式的操作進(jìn)行操作。具體地，VG＝VSUPPLY-VTH，其中VTH是pMOS1212的閾值電壓。為了實(shí)現(xiàn)這樣，我們選擇C1使得VC1＝VTH。在實(shí)踐中，VG可以比VS低附加增量(Δ)以確保pMOS1212保持導(dǎo)電。因而，VC1＝VTH+Δ。這允許我們避免VSUPPLY增加，否則如果使用需要VGS＞0的nMOS晶體管，將需要VSUPPLY增加以保持晶體管處于導(dǎo)電狀態(tài)。為了示出和描述的目的，已經(jīng)呈現(xiàn)了上述本發(fā)明的詳細(xì)描述。其并不意在詳盡的或?qū)⒈景l(fā)明限制于所公開(kāi)的精確形式。根據(jù)以上教示，許多改進(jìn)和變型是可能的。為了最好地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，選擇了所描述的實(shí)施例，從而使本領(lǐng)域的其它技術(shù)人員能夠以適于特定使用預(yù)期的各種實(shí)施例和各種改進(jìn)最好地利用本發(fā)明。其旨在通過(guò)在此所附的權(quán)利要求來(lái)限定本發(fā)明的范圍。本發(fā)明可以被配置為：1.一種用于檢測(cè)存儲(chǔ)器件中可逆電阻轉(zhuǎn)換元件的設(shè)置過(guò)程的裝置，包括：位線(915，1117)，其耦接到所述可逆電阻轉(zhuǎn)換元件(924，926，928；1120，1122，1124)；斜坡變化裝置(906，1104)，用于使所述位線的電壓斜坡上升直到所述位線的所述電壓足夠?qū)⑺隹赡骐娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更低級(jí)別；以及檢測(cè)裝置(900，1112)，其耦接到所述位線，用于當(dāng)所述可逆電阻轉(zhuǎn)換元件的所述電阻轉(zhuǎn)換時(shí)進(jìn)行檢測(cè)。2.根據(jù)1所述的裝置，其中：所述斜坡變化裝置包括電流源(906)，其中所述位線連接為所述電流源的電流鏡(902，904)。3.根據(jù)1或2所述的裝置，還包括：預(yù)充電電路(916，918，920，922)，其在所述位線的所述電壓斜坡上升之前對(duì)所述位線預(yù)充電。4.根據(jù)3所述的裝置，其中：所述檢測(cè)裝置包括峰值檢測(cè)器(900)，所述峰值檢測(cè)器包括運(yùn)算放大器(910)，所述運(yùn)算放大器的第一輸入端子(935)耦接到所述位線，并且當(dāng)所述可逆電阻轉(zhuǎn)換元件的所述電阻被轉(zhuǎn)換時(shí)所述運(yùn)算放大器的輸出信號(hào)被反轉(zhuǎn)(908)；以及所述預(yù)充電電路對(duì)所述運(yùn)算放大器的第二輸入端子(936)預(yù)充電，同時(shí)對(duì)所述位線預(yù)充電。5.根據(jù)1至4中任意一項(xiàng)所述的裝置，其中所述檢測(cè)裝置包括峰值檢測(cè)器(900)，所述裝置還包括：放電晶體管(934)，其響應(yīng)于所述峰值檢測(cè)器，當(dāng)所述峰值檢測(cè)器的輸出信號(hào)被反轉(zhuǎn)時(shí)所述放電電路對(duì)所述位線放電。6.根據(jù)1至5中任意一項(xiàng)所述的裝置，其中：所述斜坡變化裝置包括：運(yùn)算放大器(1104)，斜坡上升的電壓被輸入到所述運(yùn)算放大器的第一輸入端子(1129)，以及具有耦接到所述運(yùn)算放大器的柵極的第一晶體管(1114)，所述運(yùn)算放大器在所述柵極處提供電壓(Vsfg)，所述第一晶體管的源極(1117)處的電壓跟隨在所述柵極處的電壓；以及所述檢測(cè)裝置包括比較器(1112)，所述比較器(1112)具有耦接到所述第一晶體管的漏極(1111)的第一輸入端子(1113)和接收固定參考電壓(Vref)的第二輸入端子(1135)。7.根據(jù)6所述的裝置，其中：當(dāng)所述斜坡上升的電壓輸入到所述運(yùn)算放大器(1104)的所述第一輸入端子(1129)時(shí)，所述位線處的所述電壓(Vb1)斜坡上升直到其達(dá)到足夠?qū)⑺鲭娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更低級(jí)別的電平，在該段時(shí)間內(nèi)在所述第一晶體管的所述漏極(1111)處的電壓(Vsense)下降到固定參考電壓的電平以下，從而使所述比較器的輸出信號(hào)反轉(zhuǎn)。8.一種用于檢測(cè)在存儲(chǔ)器件中的可逆電阻轉(zhuǎn)換元件的重置過(guò)程的裝置，包括：運(yùn)算放大器(1004，1220)，斜坡上升的電壓被輸入到所述運(yùn)算放大器的第一輸入端子(1021，1253)；位線(1025，1227)，其耦接到所述可逆電阻轉(zhuǎn)換元件(1020，1022，1024；1254，1256，1258)，所述運(yùn)算放大器在所述位線中生成電壓(Vbl)，該電壓(Vbl)對(duì)應(yīng)于所述斜坡上升的電壓而增加直到所述位線中的所述電壓達(dá)到足夠?qū)⑺鲭娮柁D(zhuǎn)換元件的電阻轉(zhuǎn)換到更高級(jí)別的電平；感測(cè)線(1011，1213)；峰值檢測(cè)器(1014，1241)，耦接到所述感測(cè)線，當(dāng)所述可逆電阻轉(zhuǎn)換元件的所述電阻轉(zhuǎn)換到更高級(jí)別時(shí)，所述峰值檢測(cè)器進(jìn)行檢測(cè)。9.根據(jù)8所述的裝置，其中：所述運(yùn)算放大器在所述感測(cè)線中生成電流(Icell)，所述電流(Icell)對(duì)應(yīng)于所述斜坡上升的電壓而增加直到所述電阻轉(zhuǎn)換元件的所述電阻轉(zhuǎn)換到更高級(jí)別。10.根據(jù)8或9所述的裝置，其中：所述峰值檢測(cè)器包括在達(dá)到峰值級(jí)別之后從所述感測(cè)線引出在峰值級(jí)別的電流的電路(1016，1018，1031；1242，1244，1246A，1257)。11.根據(jù)8至10中任意一項(xiàng)所述的裝置，其中：所述峰值檢測(cè)器包括包含晶體管(1016，1244)的電路和部件(1018，1242)，其中晶體管(1016，1244)耦接在感測(cè)線(1011，1213)與地之間，所述部件(1018，1242)耦接到所述感測(cè)線并在所述晶體管的柵極處保持電荷以在所述電阻轉(zhuǎn)換元件轉(zhuǎn)換之前和之后從所述感測(cè)線引出電流。12.根據(jù)8至11中任意一項(xiàng)所述的裝置，還包括：所述感測(cè)線中的開(kāi)關(guān)(1010)，在所述斜坡上升的電壓被首先輸入到所述運(yùn)算放大器的所述第一輸入端子時(shí)的時(shí)間之后的預(yù)定延遲之后所述開(kāi)關(guān)導(dǎo)電。13.根據(jù)8至12中任意一項(xiàng)所述的裝置，還包括：第一晶體管(1226)，其具有耦接到所述運(yùn)算放大器的柵極，所述運(yùn)算放大器在所述柵極處提供電壓(Vsfg)，所述第一晶體管的源極(1227)處的電壓跟隨在所述柵極處的所述電壓，并且所述感測(cè)線(1213)連接成所述位線(1227)的鏡像。14.根據(jù)13所述的裝置，其中：所述感測(cè)線經(jīng)由一對(duì)鏡像pMOS晶體管(1208，1212)連接成所述位線的所述鏡像，所述鏡像pMOS晶體管的柵極經(jīng)由電荷存儲(chǔ)部件(1216)耦接到所述第一晶體管(1226)的漏極(1215)。15.根據(jù)8至14中任意一項(xiàng)所述的裝置，其中：所述運(yùn)算放大器生成所述斜坡上升的輸出電壓，所述位線中的電壓(Vbl)對(duì)應(yīng)所述斜坡上升的輸出電壓而斜坡上升直到所述位線中的所述電壓達(dá)到足夠?qū)⑺鲭娮柁D(zhuǎn)換元件的所述電阻轉(zhuǎn)換到更高級(jí)別的電平，所述感測(cè)線中的電壓(Vsense，Vsense2)對(duì)應(yīng)于所述斜坡上升的輸出電壓而斜坡上升，之后所述感測(cè)線中的所述電壓下降。當(dāng)前第1頁(yè)1 2 3