本發(fā)明是有關(guān)于一種裝置與其操作方法，且特別是有關(guān)于一種存儲(chǔ)器裝置及其編程方法。

背景技術(shù)：

閃存通常是采用與非門(NAND)或是或非門(NOR)架構(gòu)的存儲(chǔ)器陣列，其中NAND存儲(chǔ)器陣列適于應(yīng)用在高密度的數(shù)據(jù)儲(chǔ)存而盛行。一般而言，NAND存儲(chǔ)器陣列包括多個(gè)存儲(chǔ)單元串，且每一存儲(chǔ)單元串電性連接在所對(duì)應(yīng)的位線與共源極線之間。此外，NAND存儲(chǔ)器陣列的編程方法大多是從NAND存儲(chǔ)器陣列的靠近共源極線的一側(cè)開(kāi)始，沿著朝向位線的方向逐一編程存儲(chǔ)單元串中的多個(gè)存儲(chǔ)單元。此外，在讀取編程后的存儲(chǔ)單元時(shí)，存儲(chǔ)單元的閾值電壓往往會(huì)因應(yīng)背模型效應(yīng)(back pattern effect)而產(chǎn)生偏移。因此，現(xiàn)有編程方法通過(guò)更改存儲(chǔ)單元的編程順序來(lái)避免背模型效應(yīng)所引發(fā)的閾值電壓的偏移。然而，隨著存儲(chǔ)單元的編程順序的改變，不需編程的存儲(chǔ)單元串的通道電壓將可能受到具有高閾值電壓的存儲(chǔ)單元的阻隔而無(wú)法正常地被提升，進(jìn)而引發(fā)程序擾動(dòng)(program disturbance)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種存儲(chǔ)器裝置及其編程方法，可避免背模型效應(yīng)的影響，并可通過(guò)存儲(chǔ)單元的通道電壓的預(yù)先提升來(lái)降低程序擾動(dòng)。

本發(fā)明的存儲(chǔ)器裝置的編程方法包括下列步驟，其中存儲(chǔ)器裝置中的存儲(chǔ)器陣列包括第一與第二存儲(chǔ)單元串。在第一期間內(nèi)，將來(lái)自共源極線的第一電壓傳送至第一與第二存儲(chǔ)單元串的第一端，并浮接第一與第二存儲(chǔ)單元串的第二端。其中，共源極線位在存儲(chǔ)器陣列的第一側(cè)。以及，在第二期間內(nèi)，浮接第一與第二存儲(chǔ)單元串的第一端，并將第二與第三電壓分別傳送至第一與第二存儲(chǔ)單元串的第二端，并提供編程電壓與多個(gè)導(dǎo)通 電壓，以禁止第一存儲(chǔ)單元串的編程，并從存儲(chǔ)器陣列的第二側(cè)開(kāi)始依序編程第二存儲(chǔ)單元串中的多個(gè)存儲(chǔ)單元。

本發(fā)明的存儲(chǔ)器裝置包括存儲(chǔ)器陣列與存儲(chǔ)器控制器。存儲(chǔ)器陣列包括第一與第二存儲(chǔ)單元串。在第一期間內(nèi)，存儲(chǔ)器控制器將來(lái)自共源極線的第一電壓傳送至第一與第二存儲(chǔ)單元串的第一端，并浮接第一與第二存儲(chǔ)單元串的第二端。其中，共源極線位在存儲(chǔ)器陣列的第一側(cè)。在第二期間內(nèi)，存儲(chǔ)器控制器浮接第一與第二存儲(chǔ)單元串的第一端，并將第二與第三電壓分別傳送至第一與第二存儲(chǔ)單元串的第二端，并提供編程電壓與多個(gè)導(dǎo)通電壓，以禁止第一存儲(chǔ)單元串的編程，并從存儲(chǔ)器陣列的第二側(cè)開(kāi)始依序編程第二存儲(chǔ)單元串中的多個(gè)存儲(chǔ)單元。

基于上述，本發(fā)明是在第一期間內(nèi)將來(lái)自共源極線的第一電壓傳送至存儲(chǔ)單元串的第一端，并在第二期間從存儲(chǔ)器陣列的第二側(cè)開(kāi)始依序編程存儲(chǔ)單元。藉此，將可避免背模型效應(yīng)的影響，并可通過(guò)存儲(chǔ)單元的通道電壓的預(yù)先提升來(lái)降低程序擾動(dòng)。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1為依據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的示意圖。

圖2為依據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的編程方法流程圖。

圖3為用以說(shuō)明圖2的各步驟的細(xì)部流程圖。

圖4為依據(jù)本發(fā)明一實(shí)施例的用以說(shuō)明存儲(chǔ)器裝置的編程方法的時(shí)序圖。

圖5為依據(jù)本發(fā)明一實(shí)施例的用以說(shuō)明存儲(chǔ)單元串的通道電壓的示意圖。

【符號(hào)說(shuō)明】

100：存儲(chǔ)器裝置

110：存儲(chǔ)器陣列

120：存儲(chǔ)器控制器

111、112：存儲(chǔ)單元串

131、132：選擇晶體管

141、142：接地晶體管

151～154、161～164：存儲(chǔ)單元

SSL1：串選擇線

GSL1：接地選擇線

WL1～WL4：字線

BL1、BL2：位線

CSL1：共源極線

121：第一譯碼器

122：第二譯碼器

S210、S220：圖2中的各步驟

S310～S370：圖3中的各步驟

VBL1、VBL2、VCSL1、VSSL1、VGSL1：電壓

T41：第一期間

T42：第二期間

V41：第一電壓

V42：第二電壓

V43：第三電壓

V44：編程電壓

V45：導(dǎo)通電壓

VH4：高電壓

VL4：低電壓

510～530：曲線

具體實(shí)施方式

圖1為依據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的示意圖。如圖1所示，存儲(chǔ)器裝置100包括存儲(chǔ)器陣列110與存儲(chǔ)器控制器120。存儲(chǔ)器陣列110可例如是一與非門存儲(chǔ)器陣列(NAND memory array)，且存儲(chǔ)器陣列110包括多個(gè)選擇晶體管131與132、多個(gè)接地晶體管141與142以及多個(gè)存儲(chǔ)單元151～154與161～164。選擇晶體管131與132電性連接串選擇線SSL1， 接地晶體管141與142電性連接至接地選擇線GSL1，且存儲(chǔ)單元151～154與161～164電性連接字線WL1～WL4。

存儲(chǔ)單元151～154相互串聯(lián)以形成一存儲(chǔ)單元串111。此外，存儲(chǔ)單元串111的第一端透過(guò)接地晶體管141電性連接至共源極線CSL1，且存儲(chǔ)單元串111的第二端透過(guò)選擇晶體管131電性連接至位線BL1。以此類推，由存儲(chǔ)單元161～164所形成的存儲(chǔ)單元串112的第一端透過(guò)接地晶體管142電性連接至共源極線CSL1，且存儲(chǔ)單元串112的第二端透過(guò)選擇晶體管132電性連接至位線BL2。其中，共源極線CSL1位在存儲(chǔ)器陣列110的第一側(cè)，且位線BL1與BL2位在存儲(chǔ)器陣列110的第二側(cè)。

存儲(chǔ)器控制器120包括第一譯碼器121與第二譯碼器122。其中，第一譯碼器121與第二譯碼器122可依據(jù)一地址選取存儲(chǔ)器陣列110中的存儲(chǔ)單元，以便對(duì)所選取的存儲(chǔ)單元進(jìn)行編程程序、讀取程序或是擦除程序等。此外，在一實(shí)施例中，存儲(chǔ)器陣列110可例如是二維陣列結(jié)構(gòu)(2D array structure)，且第一譯碼器121與第二譯碼器122可例如是列譯碼器(row decoder)與行譯碼器(column decoder)。在另一實(shí)施例中，存儲(chǔ)器陣列110可例如是三維陣列結(jié)構(gòu)(3D array structure)，且第一譯碼器121包括列譯碼器與平面譯碼器(plane decoder)，且第二譯碼器122可例如是行譯碼器。

值得一提的是，存儲(chǔ)器陣列110的編程程序包括預(yù)充電操作與編程操作。其中，存儲(chǔ)器陣列110中欲被編程的一存儲(chǔ)單元串(例如，存儲(chǔ)單元串112)可被設(shè)定為選定存儲(chǔ)單元串，且其余的存儲(chǔ)單元串(例如，存儲(chǔ)單元串111)可被設(shè)定為非選定存儲(chǔ)單元串。在編程操作的過(guò)程中，存儲(chǔ)器控制器120可從存儲(chǔ)器陣列110的靠近位線的一側(cè)開(kāi)始，沿著朝向共源極線CSL1的方向逐一編程選定存儲(chǔ)單元串中的存儲(chǔ)單元。此外，在對(duì)選定存儲(chǔ)單元串進(jìn)行編程操作之前，存儲(chǔ)器控制器120可透過(guò)預(yù)充電操作提升每一存儲(chǔ)單元串的通道電壓。藉此，預(yù)充電操作將可預(yù)先提升非選定存儲(chǔ)單元串的通道電壓，從而可降低存儲(chǔ)單元的程序擾動(dòng)。

為了致使本領(lǐng)域具有通常知識(shí)者能更了本發(fā)明，圖2為依據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的編程方法流程圖。如步驟S210所示，在第一期間內(nèi)，存儲(chǔ)器控制器120可將來(lái)自共源極線CSL1的第一電壓傳送至存儲(chǔ)單元串111(亦即，第一存儲(chǔ)單元串)的第一端，并將第一電壓傳送至存儲(chǔ)單元 串112(亦即，第二存儲(chǔ)單元串)的第一端。此外，存儲(chǔ)器控制器120可浮接存儲(chǔ)單元串111與112的第二端。藉此，存儲(chǔ)器控制器120將可對(duì)存儲(chǔ)器陣列110進(jìn)行預(yù)充電操作，以利用第一電壓提升存儲(chǔ)單元串111與112的通道電壓。

舉例來(lái)說(shuō)，圖3為用以說(shuō)明圖2的各步驟的細(xì)部流程圖，且圖4為依據(jù)本發(fā)明一實(shí)施例的用以說(shuō)明存儲(chǔ)器裝置的編程方法的時(shí)序圖。其中，圖4中的標(biāo)號(hào)VBL1、VBL2、VCSL1、VSSL1與VGSL1分別用以表示提供至位線BL1、位線BL2、共源極線CSL1、串選擇線SSL1與接地選擇線GSL1的電壓。

就步驟S210的細(xì)部步驟來(lái)看，如步驟S310所示，在第一期間T41內(nèi)，存儲(chǔ)器控制器120可提供第一電壓V41至共源極線CSL1。此外，如步驟S320所示，存儲(chǔ)器控制器120可提供高電壓VH4至接地選擇線GSL1，以利用高電壓VH4來(lái)導(dǎo)通接地晶體管141與142。藉此，第一電壓V41將可透過(guò)導(dǎo)通的接地晶體管141與142傳送至存儲(chǔ)單元串111與112的第一端。再者，如步驟S330所示，存儲(chǔ)器控制器120可提供低電壓VL4至串選擇線SSL1，以不導(dǎo)通選擇晶體管131與132，并致使存儲(chǔ)單元串111與112的第二端維持在浮接的狀態(tài)。如此一來(lái)，在第一期間T41內(nèi)，存儲(chǔ)器控制器120將可利用第一電壓V41預(yù)先提升存儲(chǔ)單元串111與112的通道電壓。

請(qǐng)繼續(xù)參照?qǐng)D1與圖2，如步驟S220所示，在第二期間內(nèi)，存儲(chǔ)器控制器120可浮接存儲(chǔ)單元串111與112的第一端，并將第二電壓與第三電壓分別傳送至存儲(chǔ)單元串111與112的第二端。藉此，存儲(chǔ)單元串111將可視為非選定存儲(chǔ)單元串，且存儲(chǔ)單元串112將可視為欲被編程的選定存儲(chǔ)單元串。此外，存儲(chǔ)器控制器120可提供編程電壓與多個(gè)導(dǎo)通電壓，以禁止存儲(chǔ)單元串111的編程，并從存儲(chǔ)器陣列110的第二側(cè)開(kāi)始依序編程存儲(chǔ)單元串112中的存儲(chǔ)單元161～164。

舉例來(lái)說(shuō)，同時(shí)參照?qǐng)D1、圖3與圖4來(lái)看，在第二期間內(nèi)T42，如步驟S340所示，存儲(chǔ)器控制器120可將第二電壓V42傳送至位線BL1，并將第三電壓V43傳送至位線BL2。其中，第二電壓V42可例如是高電壓VH4(例如，3.3伏特)，且第三電壓V43可例如是低電壓(例如，0伏特)。 此外，第一電壓V41可例如是2伏特。亦即，第一電壓V41小于第二電壓V42，且第一電壓V41大于第三電壓V43。再者，如步驟S350所示，存儲(chǔ)器控制器120可利用接地選擇線GSL1所傳送的低電壓VL4來(lái)關(guān)閉接地晶體管141與142，并可利用串選擇線SSL1所傳送的高電壓VH4來(lái)導(dǎo)通選擇晶體管131與132。藉此，存儲(chǔ)單元串111的第一端將浮接，且存儲(chǔ)單元串111的第二端將可接收到第二電壓V42。相似地，存儲(chǔ)單元串112的第一端將浮接，且存儲(chǔ)單元串112的第二端將可接收到第三電壓V43。

如步驟S360所示，存儲(chǔ)器控制器120可從存儲(chǔ)器陣列110的第二側(cè)開(kāi)始逐一選取存儲(chǔ)單元串112中的每一存儲(chǔ)單元，以逐一將存儲(chǔ)單元串112中的每一存儲(chǔ)單元設(shè)定為一選定存儲(chǔ)單元。此外，如步驟S370所示，存儲(chǔ)器陣列110可提供編程電壓V44至電性連接選定存儲(chǔ)單元的字線，并提供導(dǎo)通電壓V45至其余的字線。舉例來(lái)說(shuō)，存儲(chǔ)單元164會(huì)先被選取為選定存儲(chǔ)單元。此時(shí)，存儲(chǔ)器控制器120會(huì)提供編程電壓V44至字線WL4，并提供導(dǎo)通電壓V45至字線WL1～WL3，以對(duì)存儲(chǔ)單元164進(jìn)行編程。

換言之，存儲(chǔ)器控制器120會(huì)從存儲(chǔ)器陣列110的第二側(cè)開(kāi)始，逐一提供編程電壓V44至字線WL1～WL4，以逐一對(duì)存儲(chǔ)單元161～164進(jìn)行編程。亦即，存儲(chǔ)器控制器120是由上而下逐一編程存儲(chǔ)單元串112中的存儲(chǔ)單元161～164。因此，盡管編程后的存儲(chǔ)單元161具有高閾值電壓，也可避免存儲(chǔ)單元161的閾值電壓受背模型效應(yīng)的影響。

此外，在進(jìn)行存儲(chǔ)單元串112(亦即，選定存儲(chǔ)單元串)的編程時(shí)，存儲(chǔ)單元串111(亦即，非選定存儲(chǔ)單元串)的通道電壓會(huì)響應(yīng)于導(dǎo)通電壓而予以提升。值得一提的是，當(dāng)存儲(chǔ)單元串111中鄰近存儲(chǔ)器陣列110的第二側(cè)的存儲(chǔ)單元154具有高閾值電壓時(shí)，存儲(chǔ)單元154將會(huì)阻隔存儲(chǔ)單元串111的通道電壓的提升。此外，當(dāng)存儲(chǔ)單元串111的通道電壓過(guò)低時(shí)，存儲(chǔ)單元串111中的存儲(chǔ)單元的閾值電壓將會(huì)受到存儲(chǔ)單元串112的編程的影響而產(chǎn)生變動(dòng)，進(jìn)而引發(fā)程序擾動(dòng)。因此，為了避免上述的程序擾動(dòng)，在進(jìn)行存儲(chǔ)單元串112的編程之前，存儲(chǔ)器控制器120可先透過(guò)預(yù)充電操作來(lái)提升存儲(chǔ)單元串111的通道電壓。如此一來(lái)，在存儲(chǔ)單元串112進(jìn)行編程的過(guò)程中，存儲(chǔ)單元串111將具有足夠高的通道電壓來(lái)避免存儲(chǔ)單元151～154的閾值電壓產(chǎn)生變動(dòng)，從而可以降低程序擾動(dòng)。

舉例來(lái)說(shuō)，圖5為依據(jù)本發(fā)明一實(shí)施例的用以說(shuō)明存儲(chǔ)單元串的通道電壓的示意圖。在圖5實(shí)施例中，存儲(chǔ)單元串111(亦即，非選定存儲(chǔ)單元串)包括連接至字線WL1～WL15的多個(gè)存儲(chǔ)單元。此外，圖5繪示出選擇晶體管131、所述多個(gè)存儲(chǔ)單元與接地晶體管141的通道電壓，并將所對(duì)應(yīng)的串選擇線SSL1、字線WL1～WL15與接地選擇線GSL1沿著橫軸標(biāo)示。

如曲線510所示，當(dāng)存儲(chǔ)器控制器120沒(méi)有預(yù)先提升存儲(chǔ)單元串111的通道電壓，且存儲(chǔ)單元154不具有高閾值電壓時(shí)，存儲(chǔ)單元串111的通道電壓將響應(yīng)于導(dǎo)通電壓而提升至約8.5伏特。再者，如曲線520所示，當(dāng)存儲(chǔ)單元154具有高閾值電壓，且存儲(chǔ)器控制器120沒(méi)有預(yù)先提升存儲(chǔ)單元串111的通道電壓時(shí)，存儲(chǔ)單元串111的通道電壓將響應(yīng)于導(dǎo)通電壓而提升至約6.7伏特。

另一方面，如曲線530所示，當(dāng)存儲(chǔ)單元154具有高閾值電壓，且存儲(chǔ)器控制器120先透過(guò)預(yù)充電操作提升存儲(chǔ)單元串111的通道電壓時(shí)，存儲(chǔ)單元串111的通道電壓將可響應(yīng)于導(dǎo)通電壓而提升至約8.5伏特。換言之，由于存儲(chǔ)器控制器120可先透過(guò)預(yù)充電操作來(lái)提升存儲(chǔ)單元串111的通道電壓，因此在存儲(chǔ)單元串112進(jìn)行編程的過(guò)程中，存儲(chǔ)單元串111將具有足夠高的通道電壓來(lái)避免存儲(chǔ)單元151～154的閾值電壓產(chǎn)生變動(dòng)，從而可以降低程序擾動(dòng)。

綜上所述，本發(fā)明是在第一期間內(nèi)將來(lái)自共源極線的第一電壓傳送至存儲(chǔ)單元串的第一端，以藉此預(yù)先提升存儲(chǔ)單元的通道電壓。其中，共源極線位在存儲(chǔ)器陣列的第一側(cè)。此外，本發(fā)明更在第二期間從存儲(chǔ)器陣列的第二側(cè)開(kāi)始依序編程存儲(chǔ)單元。藉此，將可避免背模型效應(yīng)的影響，并可通過(guò)存儲(chǔ)單元的通道電壓的預(yù)先提升來(lái)降低程序擾動(dòng)。

雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。