本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種基于FPGA的可高速寫入數(shù)據(jù)的抗輻射SRAM單元的制備方法。
背景技術(shù)：
：據(jù)研究報道，隨著工藝尺寸的減少，芯片里的集成電路在高層太空或近地球空間越來越容易受到重粒子或質(zhì)子輻射影響而產(chǎn)生錯誤。研究顯示，輻射如果發(fā)生在SRAM(靜態(tài)隨機存儲器)等存儲單元的存儲節(jié)點，可能直接導(dǎo)致存儲單元存儲錯誤數(shù)值，產(chǎn)生單粒子翻轉(zhuǎn)事件；輻射如果發(fā)生在組合電路節(jié)點，可能引起單粒子瞬態(tài)脈沖，改變電路節(jié)點的邏輯狀態(tài)；該單粒子瞬態(tài)脈沖引起的錯誤值傳導(dǎo)到存儲器會也可能被捕捉存儲，產(chǎn)生單粒子翻轉(zhuǎn)事件。所以單粒子翻轉(zhuǎn)事件會改變SRAM等存儲器存儲的邏輯狀態(tài)，可能造成整體電路功能錯誤。已知可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)含有大量SRAM單元存儲邏輯功能和互連配置信息，因而FPGA配置信息可能受輻射影響出現(xiàn)錯誤，大量邏輯功能和互連配置信息需要快速寫入FPGA，因此，需要提出既能高速寫入配置信息，又能抵抗輻射的SRAM存儲單元設(shè)計方法。現(xiàn)有技術(shù)的抗輻射SRAM存儲器電路的設(shè)計方法主要包含多模冗余、糾錯碼、抗輻射加固技術(shù)等，其中，多模冗余方法以三模冗余技術(shù)為代表，使用冗余電路模塊和多數(shù)表決電路屏蔽錯誤電路模塊的輸出；糾錯碼方法以漢明碼為代表，通過計算編碼的校驗值，定位錯誤比特的位置，然后通過對錯誤比特取反來糾錯；但實踐顯示，采用三模冗余和糾錯碼來設(shè)計SRAM存儲陣列會帶來較大的面積開銷；抗輻射加固技術(shù)以SRAM-tct為代表，在基本SRAM存儲單元結(jié)構(gòu)的基礎(chǔ)上增加額外晶體管和電容，增強敏感節(jié)點的抗輻射能力，但存在可能會降低數(shù)據(jù)寫入速度的缺陷。與本發(fā)明相關(guān)的參考文獻有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]OliveiraR.,JagirdarA.,ChakrabortyT.J.：ATMRSchemeforSEUMitigationinScanFlip-Flops[C]，inInternationalSymposiumonQualityElectronicDesign,2007,pp.905–910[3]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[4]Y.Shiyanovskii,F.Wolff,C.Papachristou,"SRAMCellDesignProtectedfromSEUUpsets",14thInternationalOn-LineTestingSymposium,7-9Jul.2008,pp.169–170。技術(shù)實現(xiàn)要素：本發(fā)明的目的是針對現(xiàn)有技術(shù)存在的不足，提供一種既能高速寫入配置信息，又能抵抗輻射的SRAM存儲單元電路設(shè)計方法，具體涉及一種基于FPGA的可高速寫入數(shù)據(jù)的抗輻射SRAM單元的制備方法。具體而言，本發(fā)明將多個存儲單元相連構(gòu)成抗輻射SRAM單元；當(dāng)一個存儲單元存儲節(jié)點數(shù)值因為輻射發(fā)生變化時，其它冗余存儲單元會抑制該變化，起到抗輻射作用；本發(fā)明中，寫入正常數(shù)據(jù)時，每個存儲單元中有一個反相器的電源線暫時接地，以便數(shù)據(jù)能快速寫入存儲節(jié)點，然后再將暫時接地的電源線重新連接到高電平，以便寫入存儲節(jié)點的數(shù)據(jù)穩(wěn)定存儲；采用本發(fā)明的上述方法，正常的配置信息能高速寫入該SRAM單元。更具體的，本發(fā)明的基于FPGA的可高速寫入數(shù)據(jù)的抗輻射SRAM單元的制備方法，其包括如下兩個步驟：步驟1：按圖1所示電路結(jié)構(gòu)，采用傳統(tǒng)集成電路設(shè)計方法設(shè)計可高速寫入數(shù)據(jù)的抗輻射SRAM單元；按圖1所示電路結(jié)構(gòu)，設(shè)計可高速寫入數(shù)據(jù)的抗輻射SRAM單元，圖1中，當(dāng)反相器INV2和INV4的電源線WRB連接到高電平Vdd時，驅(qū)動電壓為Vdd的反相器INV1和INV2構(gòu)成傳統(tǒng)的存儲單元L1，節(jié)點N1和N2是存儲節(jié)點；驅(qū)動電壓為Vdd的反相器INV3和INV4構(gòu)成傳統(tǒng)的存儲單元L2，節(jié)點N3和N4是存儲節(jié)點；例如當(dāng)N1值為1，經(jīng)反相器INV1反相后，N2值變成0；N2值再經(jīng)反相器INV2反相后，N1值又為1，這進一步加強N1以前的數(shù)值1，從而使得存儲單元L1的存儲節(jié)點N1和N2分別穩(wěn)定的存儲數(shù)值1和0；同理，當(dāng)N3值為1，經(jīng)反相器INV3反相后，N4值變成0；N4值再經(jīng)反相器INV4反相后，N3值又為1，這進一步加強N3以前的數(shù)值1， 從而使得存儲單元L2的存儲節(jié)點N3和N4分別穩(wěn)定的存儲數(shù)值1和0；圖1中存儲單元L1與L2相連，因此數(shù)據(jù)可以同時寫入存儲單元L1和L2的存儲節(jié)點，當(dāng)數(shù)據(jù)穩(wěn)定存儲在存儲單元L1和L2后，如果一個存儲單元的存儲節(jié)點數(shù)值因為輻射發(fā)生變化，其它冗余存儲單元會抑制該變化，起到抗輻射作用；例如，當(dāng)數(shù)值1和0分別存儲在L1的存儲節(jié)點N1和N2以及L2的存儲節(jié)點N3和N4后，假設(shè)L1的存儲節(jié)點N1值因輻射要從1變成0，則存儲節(jié)點N2值相應(yīng)的要從0變成1，然而，存儲單元L2的存儲節(jié)點N3和N4分別存儲的正確數(shù)值1和0可以抑制L1的存儲節(jié)點N1和N2的數(shù)據(jù)變化，使之恢復(fù)到原來正確值；如果要使得存儲節(jié)點N1值因輻射從1變成穩(wěn)定值0，存儲節(jié)點N2值相應(yīng)的從0變成穩(wěn)定值1，則要求輻射產(chǎn)生的驅(qū)動電流大到足以克服存儲單元L2所存儲正確值(即存儲節(jié)點N3值1和N4值0)的抑制作用；圖1所示的SRAM單元只含有兩個存儲單元，但也可以含有更多存儲單元，如3個，4個等等，通常，SRAM單元含有更多存儲單元，意味著抗輻射能力更強，因為更多冗余存儲單元可以參與抑制輻射影響；圖1中，當(dāng)?shù)刂肪€Addr為高電平Vdd時，NMOS管M1導(dǎo)通，數(shù)據(jù)可同時寫入存儲單元L1和L2，輸出端Out可配置FPGA中編程點；圖1中存儲單元L1和L2相互連接，這對改變它們存儲節(jié)點的原值有抑制作用，因此數(shù)據(jù)同時快速寫入存儲單元L1和L2要求輸入端Data有足夠強的驅(qū)動電流；為了在驅(qū)動電流不是很大時能快速寫入數(shù)據(jù)，從SRAM輸入端Data寫入數(shù)據(jù)時暫時連接WRB到地，使反相器INV2和INV4暫時失效，從而斷開存儲單元L1和L2的反饋環(huán)，使它們暫時不再有穩(wěn)定存儲數(shù)據(jù)的功能。這樣，從SRAM輸入端Data寫入的數(shù)據(jù)可以輕易地改變節(jié)點N1和N2以及N3和N4的原值，然后，再重新連接WRB到高電平Vdd，使寫入節(jié)點N1和N2的新數(shù)據(jù)能穩(wěn)定存儲在存儲單元L1中，使寫入節(jié)點N3和N4的新數(shù)據(jù)能穩(wěn)定存儲在存儲單元L2中；上述方法可以使數(shù)據(jù)快速寫入抗輻射SRAM單元中；步驟2：對圖1中SRAM單元的地址信號Addr與電源信號WRB進行操作，使SRAM單元既能快速寫入數(shù)據(jù)又能抵抗輻射，圖1中用于存儲FPGA配置信息的SRAM單元有兩種模式：寫入配置數(shù)據(jù)、穩(wěn)定存儲配置數(shù)據(jù)；SRAM單元如果在寫入配置數(shù)據(jù)模式下，依次進行步驟2.1、2.2；在步驟2.1中，SRAM單元的地址信號Addr設(shè)置為高電平Vdd，電源線WRB連 接到地，配置數(shù)據(jù)從SRAM輸入端Data寫入到節(jié)點N1和N2以及節(jié)點N3和N4中；在步驟2.2中，SRAM單元的地址信號Addr連接到地，電源線WRB連接到高電平Vdd，使步驟2.1中寫入節(jié)點N1和N2以及節(jié)點N3和N4的數(shù)據(jù)能夠穩(wěn)定存儲；SRAM單元如果在穩(wěn)定存儲配置數(shù)據(jù)模式下，SRAM單元的地址信號Addr連接到地，電源線WRB連接到高電平Vdd，輸出端Out決定了FPGA中Out所連編程點數(shù)值；SRAM單元中相互連接的存儲單元L1和L2在數(shù)據(jù)穩(wěn)定存儲后起到抵抗輻射作用；圖1的SRAM單元只含有兩個存儲單元，但也可以含有更多存儲單元，以進一步加強抗輻射能力。本發(fā)明的方法進行了實際操作，結(jié)果證實，本發(fā)明具有以下優(yōu)點：本發(fā)明的SRAM單元設(shè)計方法既能高速寫入FPGA配置數(shù)據(jù)，又能抵抗輻射。附圖說明圖1為本發(fā)明的可高速寫入數(shù)據(jù)的抗輻射SRAM單元的電路結(jié)構(gòu)示意圖。具體實施方式實施例1采用無抗輻射能力的標(biāo)準(zhǔn)SRAM單元構(gòu)造一個64行64列存儲數(shù)據(jù)的SRAM陣列，采用本發(fā)明構(gòu)造一個64行64列存儲數(shù)據(jù)的抗輻射SRAM陣列，采用SRAM-tct單元構(gòu)造一個64行64列存儲數(shù)據(jù)的抗輻射SRAM存儲陣列；首先分別對這三個SRAM陣列中所有SRAM單元寫入數(shù)據(jù)，然后分別對這三個SRAM陣列隨機輻射1000次，測試結(jié)果如表1所示，表1中所示的面積和寫入全部數(shù)據(jù)時間經(jīng)過了歸一化處理，其數(shù)值是相對于本發(fā)明SRAM陣列的實際面積和寫入全部數(shù)據(jù)時間的倍數(shù)，測試實驗結(jié)果表明，本發(fā)明的錯誤發(fā)生次數(shù)最少(錯誤發(fā)生次數(shù)為0)，所以抗輻射能力最強；本發(fā)明的全部數(shù)據(jù)寫入時間最短，所以配置FPGA編程點速度最快，結(jié)果還顯示，與同樣具有抗輻射能力的SRAM-tct方案相比，本發(fā)明的面積更小。表1面積、寫入數(shù)據(jù)時間和抗輻射能力比較方案錯誤發(fā)生次數(shù)面積寫入全部數(shù)據(jù)時間無抗輻射能力的SRAM陣列6540.561.45本發(fā)明的抗輻射SRAM陣列011采用SRAM-tct單元的抗輻射SRAM陣列181.221.62。當(dāng)前第1頁1 2 3