1.一種基于FPGA的可高速寫入數(shù)據(jù)的抗輻射SRAM單元的制備方法，其特征在于，其包括下述步驟：
步驟1：按圖1所示電路結(jié)構(gòu)，采用傳統(tǒng)集成電路設(shè)計(jì)方法設(shè)計(jì)可高速寫入數(shù)據(jù)的抗輻射SRAM單元；
步驟2：對(duì)圖1所示SRAM單元的地址信號(hào)Addr與電源信號(hào)WRB進(jìn)行操作，使SRAM單元既能快速寫入數(shù)據(jù)又能抵抗輻射。
2.按權(quán)利要求1所述的方法，其特征在于，所述的步驟1)中，按圖1所示電路結(jié)構(gòu)，設(shè)計(jì)可高速寫入數(shù)據(jù)的抗輻射SRAM單元；其中，當(dāng)反相器INV2和INV4的電源線WRB連接到高電平Vdd時(shí)，驅(qū)動(dòng)電壓為Vdd的反相器INV1和INV2構(gòu)成傳統(tǒng)的存儲(chǔ)單元L1，節(jié)點(diǎn)N1和N2是存儲(chǔ)節(jié)點(diǎn)；驅(qū)動(dòng)電壓為Vdd的反相器INV3和INV4構(gòu)成傳統(tǒng)的存儲(chǔ)單元L2，節(jié)點(diǎn)N3和N4是存儲(chǔ)節(jié)點(diǎn)；
所述的存儲(chǔ)單元L1與L2相連，便于數(shù)據(jù)同時(shí)寫入存儲(chǔ)單元L1和L2的存儲(chǔ)節(jié)點(diǎn)；當(dāng)數(shù)據(jù)穩(wěn)定存儲(chǔ)在存儲(chǔ)單元L1和L2后，如果一個(gè)存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)數(shù)值因?yàn)檩椛浒l(fā)生變化，其它冗余存儲(chǔ)單元會(huì)抑制該變化，起到抗輻射作用；
當(dāng)所述地址線Addr為高電平Vdd時(shí)，數(shù)據(jù)可同時(shí)寫入存儲(chǔ)單元L1和L2，輸出端Out可配置FPGA中編程點(diǎn)，從SRAM輸入端Data寫入數(shù)據(jù)時(shí)暫時(shí)連接WRB到地，使反相器INV2和INV4暫時(shí)失效，從而斷開存儲(chǔ)單元L1和L2的反饋環(huán)，使它們暫時(shí)不再有穩(wěn)定存儲(chǔ)數(shù)據(jù)的功能；
所述的從SRAM輸入端Data寫入的數(shù)據(jù)地改變節(jié)點(diǎn)N1和N2以及N3和N4的原值，然后，再重新連接WRB到高電平Vdd，使寫入節(jié)點(diǎn)N1和N2的新數(shù)據(jù)穩(wěn)定存儲(chǔ)在存儲(chǔ)單元L1中，使寫入節(jié)點(diǎn)N3和N4的新數(shù)據(jù)穩(wěn)定存儲(chǔ)在存儲(chǔ)單元L2中，使數(shù)據(jù)快速寫入抗輻射SRAM單元中。
3.按權(quán)利要求1所述的方法，其特征在于，所述的步驟2)中包括：
圖1中SRAM單元如果在寫入配置數(shù)據(jù)模式下，依次進(jìn)行步驟2.1、2.2：
步驟2.1：SRAM單元的地址信號(hào)Addr設(shè)置為高電平Vdd，電源線WRB連接到地，配置數(shù)據(jù)從SRAM輸入端Data寫入到節(jié)點(diǎn)N1和N2以及節(jié)點(diǎn)N3和N4中；
步驟2.2中，SRAM單元的地址信號(hào)Addr連接到地，電源線WRB連接到高電平Vdd，使步驟2.1中寫入節(jié)點(diǎn)N1和N2以及節(jié)點(diǎn)N3和N4的數(shù)據(jù)穩(wěn)定存儲(chǔ)。
4.按權(quán)利要求1或3所述的方法，其特征在于，所述圖1中SRAM單元如果在穩(wěn)定存儲(chǔ)配置數(shù)據(jù)模式下，SRAM單元的地址信號(hào)Addr連接到地，電源線WRB連接到高電平Vdd，輸出端Out決定了FPGA中Out所連編程點(diǎn)數(shù)值；SRAM單元中相互連接的存儲(chǔ)單元L1和L2在數(shù)據(jù)穩(wěn)定存儲(chǔ)后起到抵抗輻射作用。