本發(fā)明涉及存儲器裝置，且更明確地說，涉及存儲器裝置的封裝后修復。

背景技術：

存儲器裝置(例如動態(tài)隨機存取存儲器(DRAM)、靜態(tài)RAM(SRAM)、快閃存儲器等等)的存儲器單元可經歷導致錯誤及/或故障的缺陷。在一些情形中，在已封裝存儲器裝置(例如，存儲器芯片)之后，存儲器單元可被識別為有缺陷的(下文中“有缺陷存儲器單元”)，例如在其中存儲器單元在封裝過程之前為無缺陷的情形中。封裝的實例包含但不限于通過環(huán)氧樹脂、陶瓷封裝、金屬/玻璃封裝等等進行的囊封。在已封裝存儲器裝置之后，存儲器裝置可經測試以識別有缺陷存儲器單元。映射(例如，指派)到有缺陷存儲器單元的地址可重新映射(例如，重新指派)到功能存儲器單元(例如，未識別為有缺陷的存儲器單元)，使得存儲器裝置可仍是有效的。

非易失性存儲器(例如，可編程元件，例如熔絲或反熔絲)可經編程以存儲對應于映射到有缺陷存儲器單元的一或多個地址的數(shù)據(jù)?？删幊淘航M的一個實例是一行反熔絲。反熔絲在其初始狀態(tài)中具有高電阻。當跨越反熔絲施加相對高電壓時，反熔絲可永久地形成導電路徑。反熔絲可具有類似于電容器的結構的結構，即，兩個導電端子被電介質層分開。為形成導電路徑，跨越所述端子施加相對高電壓，從而擊穿所插置電介質層并在反熔絲端子之間形成導電鏈路。穿過反熔絲形成導電路徑稱為“使反熔絲熔斷”。

存在用于執(zhí)行封裝后修復的特定協(xié)議。封裝后修復可涉及使反熔絲熔斷。使反熔絲熔斷可在反熔絲編程時間(其可約為200毫秒(ms))內執(zhí)行。在一些應用中，此延遲可不合意地影響存儲器的性能。

因此，存在改進封裝后修復的需要。

附圖說明

依據(jù)特定實施例的具體實施方式且依據(jù)附圖，將更好地理解所述實施例，此意指圖解說明且并非限制所述實施例。

圖1是圖解說明根據(jù)實施例的經配置以重新映射封裝后的存儲器地址的存儲器裝置的存儲器組的示意性框圖。

圖2是根據(jù)實施例的執(zhí)行封裝后修復的說明性過程的流程圖。

圖3是根據(jù)實施例的圖1的存儲器裝置的一部分的示意圖。

圖4是根據(jù)實施例的圖1的存儲器裝置100的行解碼器的示意圖。

具體實施方式

對特定實施例的以下詳細說明呈現(xiàn)對本發(fā)明的具體實施例的各種說明。然而，本發(fā)明可以如由權利要求書所定義及所涵蓋的眾多不同方式體現(xiàn)。在此說明中，參考圖式，其中相似元件符號可指示相同或功能上類似的元件。

在已封裝存儲器裝置之后，通?？蓛H經由封裝的節(jié)點(例如，觸點、引腳等)在外部進行存取，此可使得對存儲器裝置的修復比封裝之前更困難。另外，在已將存儲器裝置封裝且組裝到例如雙列直插式存儲器模塊(DIMM)、快閃存儲卡、智能電話、平板計算機等較大單元中之后，可識別(例如，檢測)一些有缺陷存儲器單元。能夠在封裝之后修復存儲器裝置(例如能夠改進總體合格率且減小成本)將是合意的。

一些現(xiàn)有存儲器裝置包含可用于替換有缺陷存儲器單元群組(例如，行)的存儲器單元群組(例如，行)。在一個此類裝置中，對應于有缺陷存儲器單元群組的地址數(shù)據(jù)(下文中“有缺陷地址數(shù)據(jù)”)可存儲于例如反熔絲或熔絲的可編程元件中。所述可編程元件可用于將有缺陷存儲器單元群組的地址重新映射到起作用的另一存儲器單元群組(例如，“冗余”存儲器單元群組)。對應于待存取地址的地址數(shù)據(jù)可響應于激活命令而鎖存。所述裝置可接著通過將經鎖存地址數(shù)據(jù)與有缺陷地址數(shù)據(jù)進行比較而檢查經鎖存地址數(shù)據(jù)是否匹配有缺陷地址數(shù)據(jù)。舉例來說，行解碼器可致使選定存儲器單元行被激活以存取與經鎖存地址數(shù)據(jù)相關聯(lián)的數(shù)據(jù)。當經鎖存地址數(shù)據(jù)匹配由可編程元件所存儲的有缺陷地址數(shù)據(jù)時，所述選定行可為冗余存儲器單元行。

封裝后修復操作可涉及使反熔絲熔斷及/或使熔絲熔斷。在當前技術中，使反熔絲熔斷可花費約200ms。此延遲可不合意地影響存儲器的性能，這是因為在當前技術中，其它存儲器操作可被執(zhí)行達約幾十納秒(ns)(例如，約15ns或約20ns)。用于執(zhí)行本文中所揭示的封裝后修復的方法及設備可執(zhí)行封裝后修復操作達與其它存儲器操作類似的時間量。因此，封裝后修復操作的延遲可約為另一存儲器操作的延遲。

本文中所論述的封裝后修復可與現(xiàn)有封裝后修復協(xié)議兼容。舉例來說，本文中所論述的封裝后修復可運用用于進行封裝前修復及/或封裝后修復的現(xiàn)有可編程元件組(例如反熔絲組及/或熔絲組)來實施。有缺陷冗余存儲器單元可根據(jù)本文中所論述的原理及優(yōu)點來修復。本文中所提供的封裝后修復的方法及電路可應用于多種多樣的存儲器裝置，例如DRAM、SRAM及NAND快閃存儲器。另外，本文中所論述的封裝后修復的電路實施方案可消耗相對小區(qū)域。

軟封裝后修復特征可修復封裝后的有缺陷存儲器單元。軟封裝后修復可是指非持續(xù)封裝后修復方法。在軟封裝后修復中，在封裝存儲器裝置之后，可將有缺陷地址數(shù)據(jù)存儲于存儲器裝置的易失性存儲器中。舉例來說，有缺陷地址數(shù)據(jù)可對應于在封裝后被識別為有缺陷的存儲器單元群組。在一些情形中，在封裝后被識別為有缺陷的存儲器單元群組可為先前已將地址重新映射到的冗余存儲器單元群組。在此些情形中，其它有缺陷地址數(shù)據(jù)可已存儲于可編程元件(例如反熔絲)中，使得與其它有缺陷地址數(shù)據(jù)相關聯(lián)的存儲器單元不被存取。舉例來說，有缺陷地址數(shù)據(jù)可存儲為存儲器裝置的通電序列的一部分。有缺陷地址數(shù)據(jù)可存儲于易失性存儲器中直到存儲器裝置被斷電為止。包括易失性存儲器(例如鎖存器、寄存器及/或觸發(fā)器)的存儲元件可存儲有缺陷地址數(shù)據(jù)，且解碼器可將有缺陷地址映射到另一存儲器單元群組。其它存儲器單元群組可為專用于軟封裝后修復的冗余存儲器單元群組(例如，冗余存儲器單元列或冗余存儲器單元行)。例如，有缺陷地址可重復地映射到其它存儲器單元群組。

軟封裝后修復可由在存儲器裝置外部的控制器控制。所述控制器可對應于存儲器控制器、測試裝備等等。所述控制器可通過將信號提供到其中以易失性方式存儲有缺陷地址數(shù)據(jù)的封裝式存儲器裝置的節(jié)點而修復所述封裝式存儲器裝置。舉例來說，所述控制器可將信號提供于封裝式DRAM裝置的預先存在的激活節(jié)點、數(shù)據(jù)寫入節(jié)點、數(shù)據(jù)節(jié)點及/或類似節(jié)點上。在特定實施例中，所述控制器可將有缺陷地址數(shù)據(jù)冗余地存儲于非易失性存儲器中，所述非易失性存儲器存儲于經修復以供未來檢索的封裝式存儲器裝置外部。根據(jù)實施例，設備可包含第一存儲器裝置及第二存儲器裝置，且控制器可經配置以從第二存儲器裝置的非易失性存儲器檢索有缺陷地址數(shù)據(jù)且將所檢索有缺陷地址數(shù)據(jù)提供到第一存儲器裝置。第一存儲器裝置及第二存儲器裝置可包含于封裝式單元(例如雙列直插式存儲器模塊或存儲卡)中。

在實施例中，軟封裝后修復可通過將先前已重新映射到有缺陷冗余存儲器單元群組的有缺陷地址重新映射來修復存儲器裝置。舉例來說，已將地址重新映射到的冗余存儲器單元群組本身在封裝后可變?yōu)橛腥毕莸摹Ｔ谝粋€此類實施例中，有缺陷地址可重新映射到不同冗余存儲器單元群組。

可執(zhí)行軟封裝后修復的存儲器裝置可包含封裝中的存儲器單元、經配置以響應于進入軟封裝后修復模式而存儲有缺陷地址數(shù)據(jù)的易失性存儲器、匹配邏輯電路及解碼器。所述匹配邏輯電路可產生匹配信號，所述匹配信號指示對應于存儲器單元的待存取地址的地址數(shù)據(jù)是否匹配存儲于易失性存儲器中的有缺陷地址數(shù)據(jù)。所述解碼器可響應于所述匹配信號指示對應于所述待存取地址的所述地址數(shù)據(jù)匹配存儲于所述易失性存儲器中的所述有缺陷地址數(shù)據(jù)而選擇存取所述存儲器單元的第一群組而非所述存儲器單元的第二群組。所述存儲器單元的所述第二群組可對應于與存儲于所述設備的非易失性存儲器中的其它有缺陷地址數(shù)據(jù)相關聯(lián)的替換地址。

在此文件的上下文中，舉例來說，經共同耦合存儲器單元群組可對應于存儲器單元“行”(其在本文中有時也稱為“存儲器行”)。經共同耦合存儲器單元群組可替代地對應于存儲器單元“列”。舉例來說，修復存儲器行可是指將先前指派給有缺陷存儲器行的地址重新指派給另一存儲器行。舉例來說，將冗余行“編程”、“啟用”及“停用”可意指將冗余存儲器單元群組編程、啟用或停用。以末尾“F”結束的邏輯信號名稱可表示低態(tài)有效信號。然而，將了解，此文檔的各種實施例可包含替代高態(tài)有效及/或低態(tài)有效邏輯信號或邏輯上等效的電路。

圖1是圖解說明根據(jù)實施例的經配置以執(zhí)行軟封裝后修復的存儲器裝置100的存儲器組的示意性框圖。所圖解說明存儲器裝置100包含控制邏輯電路110、存儲元件112、匹配邏輯電路114、行啟用電路116、行解碼器118、包括數(shù)據(jù)行122及冗余行124的存儲器陣列120以及可編程元件組126。存儲器裝置100可包含模式寄存器，且可響應于存儲于模式寄存器中的值的改變而進入軟封裝后修復模式。存儲器裝置100可包含比圖1中所圖解說明多或少的元件。

控制邏輯電路110可接收軟封裝后修復信號SPPR及激活信號Activate作為輸入且產生脈沖信號Pulse及軟封裝后修復脈沖SPPR Pulse。在易失性存儲器元件(例如鎖存器、寄存器、SRAM等等)擷取數(shù)據(jù)的充足量的時間內，可斷言這兩個脈沖信號。在已擷取數(shù)據(jù)之后，接著控制邏輯電路110可對這些脈沖信號解除斷言。軟封裝后修復信號SPPR可經斷言以進入軟封裝后修復操作模式。當存儲器裝置100在軟封裝后修復模式中操作時，可在將有缺陷地址數(shù)據(jù)提供到存儲器裝置100時斷言激活信號Activate。當存儲器裝置100在軟封裝后修復模式中操作時，控制邏輯電路110可響應于激活信號Activate被斷言而斷言軟封裝后修復脈沖SPPR Pulse。當存儲器裝置100在除軟封裝后修復模式以外的操作模式中操作時，控制邏輯電路110可響應于激活信號Activate被斷言而斷言脈沖信號Pulse。

存儲元件112可接收地址數(shù)據(jù)Address[N:0]并將地址數(shù)據(jù)Address[N:0]存儲于易失性存儲器元件中。存儲元件112可包括用以存儲地址數(shù)據(jù)Address[N:0]的任何適合易失性存儲器元件。存儲元件112可包含第一存儲器元件群組及第二存儲器元件群組。這些存儲器元件群組可是在邏輯上彼此獨立的。在一些例子中，這些存儲器元件群組還可是在物理上彼此獨立的。第一存儲器元件群組可存儲有缺陷地址數(shù)據(jù)。當斷言軟封裝后修復脈沖信號SPPR Pulse時，可將地址數(shù)據(jù)Address[N:0]作為有缺陷地址數(shù)據(jù)存儲于第一存儲器元件群組中。第二存儲器元件群組可存儲對應于存儲器陣列120的待存取(例如，讀取或編程)地址的地址數(shù)據(jù)。當斷言脈沖信號Pulse時，可將地址數(shù)據(jù)Address[N:0]存儲于第二存儲器元件群組中。

匹配邏輯電路114可將來自第一存儲器元件群組的地址數(shù)據(jù)SPPR Addr_Lat[N:0]與來自第二存儲器元件群組的地址數(shù)據(jù)Addr_Lat[N:0]進行比較。匹配邏輯電路114可響應于(例如，至少部分地基于)所述比較而產生軟封裝后修復匹配信號SPPR Match。軟封裝后修復匹配信號SPPR Match可經斷言以指示存儲器陣列120中的待存取地址匹配存儲于存儲元件112中的有缺陷地址。當待存取地址不匹配存儲于存儲元件中的有缺陷地址時，可對軟封裝后修復匹配信號SPPR Match解除斷言。匹配邏輯電路還可響應于復位信號Reset而對軟封裝后修復匹配信號SPPR Match解除斷言。

行啟用電路116可包含經配置以控制激活一行存儲器陣列120的電路。行啟用電路116可接收激活信號Activate并將行啟用信號Row Enable提供到行解碼器118。在斷言激活信號Activate之后，行啟用電路116可提供啟用行解碼器118的延遲。此可使得行解碼器118能夠在地址數(shù)據(jù)及匹配信號準備好提供存儲器陣列120的選定行地址時選擇存儲器陣列120的一行，所述選定行地址可為重新映射到冗余行124中的一冗余行的地址以修復數(shù)據(jù)行122中的有缺陷數(shù)據(jù)行或冗余行124中的有缺陷冗余行。

行解碼器118可解碼待存取地址以選擇存儲器陣列120中的待存取地址映射到的存儲器單元行。當已知待存取地址不具有缺陷時，選定行可為數(shù)據(jù)行122中的一數(shù)據(jù)行。舉例來說，當斷言行啟用信號Row Enable且待存取地址不匹配存儲于存儲元件112或可編程元件組126中的有缺陷地址時，可斷言主要行信號Prime Row以作為選定行激活數(shù)據(jù)行122中的映射到待存取地址的行。行解碼器118可響應于來自匹配邏輯電路114的軟封裝后修復匹配信號SPPR Match及/或來自可編程元件組126的冗余匹配信號Redundant Match而防止有缺陷行被激活。

當待存取地址匹配存儲于存儲元件112中的有缺陷地址及/或存儲于可編程元件組126中的有缺陷地址時，行解碼器可解碼待存取地址以選擇冗余行124中的一冗余行。冗余行信號Redundant Row可經斷言以作為選定行激活冗余行124中的映射到待存取地址的行。響應于軟封裝后修復匹配信號SPPR Match被斷言，代替冗余行124中的要是已斷言冗余匹配信號Redundant Match那么將被激活的行，可激活冗余行124中的不同行。

舉例來說，響應于冗余匹配信號Redundant Match被斷言，行解碼器118可解碼由可編程元件組126提供的對應于待存取地址的冗余行地址數(shù)據(jù)Redundant Section[M:0]，以選擇冗余行124中的最初已將有缺陷地址重新映射到的冗余行。響應于軟封裝后修復匹配信號SPPR Match指示待存取地址匹配存儲于存儲元件112中的有缺陷地址，行解碼器118可替代地選擇冗余行124中的不同冗余行，例如在其中最初已將有缺陷地址重新映射到的冗余行稍后已被識別為有缺陷的情形中。因此，將有缺陷地址數(shù)據(jù)存儲于存儲元件112中可用于防止冗余行124中的有缺陷行被選擇。

存儲器陣列120可包含易失性或非易失性存儲器單元?？稍诖鎯ζ麝嚵?20中實施的存儲器單元的一些實例包含DRAM單元、SRAM單元、例如NAND快閃存儲器單元的快閃存儲器單元、相變存儲器單元等等。如所圖解說明，存儲器陣列120包含數(shù)據(jù)行122及冗余行124。冗余行124可用于替換有缺陷數(shù)據(jù)行122或有缺陷冗余行。

可編程元件組126可使用可編程元件將有缺陷地址數(shù)據(jù)存儲于陣列120中?？删幊淘M126可將對應于待存取地址Address_Lat[N:0]的地址數(shù)據(jù)與由可編程元件所存儲的有缺陷地址數(shù)據(jù)進行比較以判定待存取地址是否對應于陣列120的有缺陷地址?？删幊淘M126可產生指示待存取地址是否匹配陣列120的有缺陷地址的冗余匹配信號?？删幊淘M126可提供用于選擇冗余行124中的已將有缺陷地址重新映射到的行的冗余地址數(shù)據(jù)Redundant Section[3:0]。

圖1圖解說明存儲器裝置100的一個組。在特定實施例中，圖1中所圖解說明的電路中的一些或全部電路可復制于存儲器裝置100的兩個或兩個以上組中。因此，參考圖1所描述的軟封裝后修復可是按組解決方案。在一個實施例中，存儲器裝置100的多個組可同時執(zhí)行軟封裝后修復。另一選擇為或另外，存儲器裝置100的兩個或兩個以上組可依序執(zhí)行軟封裝后修復。

圖2是根據(jù)實施例的軟封裝后修復的說明性過程200的流程圖。舉例來說，過程200可由圖1的存儲器裝置100實施。過程200的特征的任何組合可以存儲于非暫時性計算機可讀存儲裝置中的代碼來體現(xiàn)。當被執(zhí)行時，所述非暫時性計算機可讀存儲裝置可致使執(zhí)行過程200中的任何一些或全部過程。將理解，本文中所論述的方法中的任一者可包含更多或更少的操作且可視需要以任何次序執(zhí)行所述操作。

過程200可執(zhí)行軟封裝后修復。在一個實施例中，過程200作為存儲器裝置的通電序列的一部分而執(zhí)行及/或響應于從在封裝外部的裝置(例如從存儲器控制器或從測試裝備)所接收的指令而執(zhí)行。在框202處，可進入軟封裝后修復模式?？身憫谠诖鎯ζ餮b置(例如存儲器裝置100)的封裝的外部可存取節(jié)點處接收到軟封裝后修復命令而進入軟封裝后修復模式。在進入軟封裝后修復模式之前，可執(zhí)行其它封裝后修復模式的操作。

在以軟封裝后修復模式操作時，在框204處，可接收激活命令。激活命令可接著為預充電?？蛇\用激活命令來提供有缺陷地址數(shù)據(jù)。有缺陷地址當前可映射到“常規(guī)”存儲器單元群組或可已重新映射到冗余存儲器單元群組。在框206處，可將有缺陷地址數(shù)據(jù)存儲于存儲元件的易失性存儲器(例如鎖存器或寄存器)中。在軟封裝后修復模式期間可將一個以上有缺陷地址存儲于存儲元件中，使得存儲器陣列的多個有缺陷部分可通過軟封裝后修復得以修復。在將有缺陷地址數(shù)據(jù)存儲于存儲元件中之后，在框208處，可退出軟封裝后修復模式。

在存儲器裝置的操作期間，可響應于在存儲器裝置的封裝的一或多個外部可存取節(jié)點處所接收到的輸入而執(zhí)行存儲器存取操作。存儲器存取操作可包含讀取操作及/或編程操作。作為存儲器存取操作的一部分，可接收激活命令。在框210處，可接收具有待存取地址的激活命令。在框210處，還可將對應于待存取地址的地址數(shù)據(jù)存儲于存儲元件的易失性存儲器中。

在框212處，可將待存取地址與有缺陷地址(例如，多個有缺陷地址)進行比較以判定是否存在軟封裝后修復匹配。當待存取地址匹配存儲于存儲元件中的有缺陷地址時，那么存在軟封裝后修復匹配。在框214處，可將有缺陷地址重新映射到存儲器陣列的功能存儲器單元群組。解碼器可執(zhí)行此重新映射。解碼器還可越權控制與先前存儲于非易失性存儲器中的其它有缺陷地址數(shù)據(jù)相關聯(lián)的替換地址，其中所述替換地址對應于先前映射到待存取地址的不同(例如，現(xiàn)在有缺陷)存儲器單元群組?？蓪⑻鎿Q地址映射到非易失性存儲器的存儲其它有缺陷地址數(shù)據(jù)的位置。舉例來說，解碼器可基于非易失性存儲器的存儲其它有缺陷地址數(shù)據(jù)的位置而產生替換地址數(shù)據(jù)。另一選擇為，可將替換地址存儲于非易失性存儲器中。接著在框210處，所述過程可繼續(xù)進行。

另一方面，當在框212處待存取地址不匹配存儲于存儲元件中的有缺陷地址時，不存在軟封裝后修復匹配。在所述情形中，在框216處，解碼器可解碼待存取地址。解碼器可選擇存儲器陣列的映射到待存取地址的存儲器單元群組。存儲器陣列的選定存儲器單元群組可是存儲器陣列的常規(guī)存儲器單元群組或冗余存儲器單元群組。接著在框210處，所述過程可繼續(xù)進行。

圖3是根據(jù)實施例的圖1的存儲器裝置100的一部分的示意圖。圖3中所圖解說明的存儲器裝置100的所述部分包含控制邏輯電路110、存儲元件112及匹配邏輯電路114。

控制邏輯電路110可使用“與”門310或任何等效電路來執(zhí)行軟封裝后修復信號SPPR與激活信號Activate的邏輯“與”。第一脈沖電路312可從“與”門310的輸出產生軟封裝后修復脈沖SPPR Pulse，使得有缺陷地址數(shù)據(jù)可由存儲元件112擷取，例如參考圖2的過程200的框206所描述。第二脈沖電路314可從激活信號Activate產生脈沖信號Pulse，使得對應于待存取地址的地址數(shù)據(jù)可由存儲元件112擷取?？纱鎯Υ嫒〉刂?，舉例來說，如結合圖2的過程200的框210所描述。脈沖電路312及314可由邏輯門(例如“與非”門或“或非”門)及緩沖器(例如一或多個反相器)來實施。緩沖器可使信號延遲，使得邏輯門響應于被延遲的信號被斷言而產生脈沖信號。脈沖電路312及314可產生用于存儲元件112的脈沖，使得在地址數(shù)據(jù)準備好被存儲時由存儲元件112存儲地址數(shù)據(jù)Address<13:0>。

存儲元件112可包含第一存儲器元件群組315a及第二存儲器元件群組315b。這些存儲器元件可是鎖存器，例如所圖解說明的D型鎖存器或其它適合易失性存儲器元件。盡管第一存儲器元件群組315a及第二存儲器元件群組315b在圖3中各自經配置以存儲14位的數(shù)據(jù)，但這些存儲器元件可經配置以存儲任何適合量的數(shù)據(jù)。由第一存儲器元件群組315a及第二存儲器元件群組315b所存儲的地址數(shù)據(jù)可提供到匹配邏輯電路114。

匹配邏輯電路114可將地址數(shù)據(jù)進行比較。舉例來說，匹配邏輯電路114可對存儲于第一存儲器元件群組315a中的數(shù)據(jù)的每一位及存儲于第二存儲器元件群組315b中的數(shù)據(jù)的對應位的補數(shù)執(zhí)行“異或”邏輯功能。“異或”電路320可產生指示存儲于第一存儲器元件群組315a及第二存儲器元件群組315b中的所有位是否匹配的輸出。匹配邏輯電路114的鎖存器可產生軟封裝后修復啟用信號SPPREn。

如所圖解說明，可將第一存儲器元件群組315a的時鐘輸入及低態(tài)有效復位信號RSTF提供到產生軟封裝后修復啟用信號SPPREn的“與非”鎖存器的輸入?！芭c非”鎖存器可由第一“與非”門316及第二“與非”門318實施。此鎖存器可在以除復位模式以外的模式操作時響應于軟封裝后修復脈沖SPPR Pulse被斷言而斷言軟封裝后修復啟用信號SPPREn。另一方面，此鎖存器可在以復位模式操作時響應于軟封裝后修復脈沖SPPR Pulse未被斷言而對軟封裝后修復啟用信號SPPREn解除斷言。

當“異或”電路320指示有缺陷地址數(shù)據(jù)的所有位與對應于待存取地址的地址數(shù)據(jù)的對應位匹配且斷言軟封裝后修復信號啟用信號SPPREn時，可斷言軟封裝后修復匹配信號SPPR Match?！芭c”門322或任何其它適合電路可用于執(zhí)行“異或”電路320的輸出與軟封裝后修復啟用信號SPPREn的邏輯“與”功能。

圖4是根據(jù)實施例的圖1的存儲器裝置100的行解碼器118的示意圖。行解碼器118可包含地址解碼器410，所述地址解碼器經配置以解碼如由存儲元件112提供的對應于待存取地址Address_Lat<13:0>的地址數(shù)據(jù)。當?shù)刂方獯a器410將待存取地址Address_Lat<13:0>映射到數(shù)據(jù)行122的主要行、行啟用信號Row Enable被斷言且不存在冗余匹配及軟封裝后修復匹配時，可選擇所述主要行?？舍槍?shù)據(jù)行122中的每一行提供一“與”門416?！芭c”門416可執(zhí)行對應于數(shù)據(jù)行122中的選定行的地址解碼器410的輸出、行啟用信號Row Enable與指示待存取地址有缺陷的信號的邏輯“與”。指示待存取地址有缺陷的信號可通過冗余匹配信號Redundant Match與軟封裝后修復匹配信號SPPR Match的“或非”邏輯功能而產生。如所圖解說明，“或非”邏輯功能由“或”門412及反相器414實施。

當已知待存取地址有缺陷時，行解碼器118可選擇冗余行124中的一冗余行。當存儲于存儲元件112中的有缺陷地址數(shù)據(jù)或存儲于可編程元件組126中的有缺陷地址數(shù)據(jù)指示待存取地址有缺陷時，行解碼器118可選擇冗余行124中的一行。當存在冗余匹配或SPPR匹配且行啟用信號Row Enable信號被斷言時，冗余行信號可選擇冗余行124中的一行?！盎颉遍T412及“與”門418可實施此邏輯功能。

可解碼冗余地址數(shù)據(jù)Redundant Section<3:0>以選擇將選擇冗余行124中的哪一行。替代地，行解碼器118還可將有缺陷地址映射到冗余行124中的不同行。這些功能可運用任何適合解碼器邏輯而實施。如所圖解說明，解碼器邏輯包含“或”門424以及“與”門426、428及429?！芭c”門426、428及429可在存在SPPR匹配時防止行被選擇。因此，解碼器邏輯可越權控制對應于存儲于非易失性存儲器中的其它有缺陷地址數(shù)據(jù)的替換地址。當針對特定存取地址實施一種以上類型的修復解決方案時，此可將較高優(yōu)先級指派給軟封裝后修復解決方案。反相器422經提供以產生SPPR匹配信號的補數(shù)。另一方面，當存在SPPR匹配時，“或”門424可選擇冗余行124中的特定行(即，圖4的實施例中的冗余行[0])。因此，當通過軟封裝后修復來校正存儲器陣列120的有缺陷行時，可選擇特定冗余行。特定冗余行可替換最初映射到存儲于存儲元件112中的有缺陷地址的數(shù)據(jù)行122。特定冗余行還可替換冗余行124中的原本將映射到存儲于存儲元件112中的有缺陷地址的另一行。

解碼器邏輯的輸出可與指示有缺陷存儲器行的信號組合。舉例來說，如所圖解說明，“與”門430可針對冗余行124中的每一者執(zhí)行“與”門418的輸出與解碼器邏輯的相應輸出的邏輯“與”。

在圖4的實施例中，圖1的存儲器陣列120的冗余行124包含4個冗余行?？筛鶕?jù)其它實施例而實施任何適合數(shù)目個冗余行。此外，解碼器邏輯可經修改以選擇冗余行124中的兩個或兩個以上特定行以使用兩個或兩個以上冗余行來實現(xiàn)軟封裝后修復。

上文所描述的原理及優(yōu)點可應用于包含半導體裝置或組件的各種設備。此些設備的實例可包含但不限于消費型電子產品、電子電路、電子電路組件、消費型電子產品的部件、電子測試裝備等。此些設備的實例還可包含存儲器芯片、存儲器模塊(例如雙列直插式存儲器模塊(DIMM))、光學網絡或其它通信網絡的接收器電路及磁盤驅動器電路。消費型電子產品可包含但不限于移動電話、智能電話、電話、電視、計算機監(jiān)視器、計算機、手持式計算機、平板計算機、個人數(shù)字助理(PDA)、微波爐、冰箱、立體聲系統(tǒng)、盒式錄音機或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音機、攝錄像機、相機、數(shù)碼相機、便攜式存儲器芯片、清洗機、干燥機、清洗機/干燥機、復印機、傳真機、掃描儀、多功能外圍裝置、腕表、時鐘等。此外，設備可包含半成品。

盡管已就特定實施例描述了本發(fā)明，但所屬領域的一般技術人員所明了的其它實施例(包含不提供本文中所陳述的所有特征及優(yōu)點的實施例)也在本發(fā)明的范圍內。此外，上文所描述的各種實施例可經組合以提供進一步實施例。另外，在一個實施例的上下文中所展示的特定特征還可并入到其它實施例中。因此，本發(fā)明的范圍僅通過參考所附權利要求書而定義。