本發(fā)明涉及驅(qū)動器電路的領(lǐng)域，特別是涉及用于將偏置電壓提供到存儲器裝置的驅(qū)動器電路以及操作驅(qū)動器電路的方法。

背景技術(shù)：

在操作(例如，讀取、擦除和編程)存儲器裝置時，通常必須將適當(dāng)偏置電壓提供到相關(guān)單元，以便選擇單元并使其準(zhǔn)備好執(zhí)行操作。舉例來說，快閃存儲器裝置通常接收控制柵極(CG)偏置電壓和選擇柵極(SG)偏置電壓。

可需要能夠提供此類偏置電壓的簡單和緊湊型驅(qū)動器電路。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的第一方面，提供用于將偏置電壓提供到存儲器裝置(特別是快閃存儲器裝置)的驅(qū)動器電路。該驅(qū)動器電路包括：(a)電平位移器閂鎖，其包括第一閂鎖輸入端、第一閂鎖控制端、閂鎖電壓供應(yīng)端、第一閂鎖輸出端和第二閂鎖輸出端，其中電平位移器閂鎖適用于取決于第一閂鎖輸入端處的電壓，在第一閂鎖輸出端處提供第一電壓和第二電壓中的一個以及在第二閂鎖輸出端處提供第一電壓和第二電壓中的另一個；其中第一電壓取決于施加到閂鎖電壓供應(yīng)端的電壓，且第二電壓取決于施加到第一閂鎖控制端的電壓；(b)第一輸出級，其包括第一開關(guān)元件、第二開關(guān)元件、第一電壓供應(yīng)端、第二電壓供應(yīng)端和第一偏置電壓輸出端，其中第一開關(guān)元件適用于取決于第一閂鎖輸出端處的電壓，將第一偏置電壓輸出端連接到第一電壓供應(yīng)端，且其中第二開關(guān)元件適用于取決于第二閂鎖輸出端處的電壓，將第一偏置電壓輸出端連接到第二電壓供應(yīng)端；以及(c)第二輸出級，其包括第三開關(guān)元件、第四開關(guān)元件、第三電壓供應(yīng)端、第四電壓供應(yīng)端和第二偏置電壓輸出端，其中第三開關(guān)元件適用于取決于第一閂鎖輸出端處的電壓，將第二偏置電壓輸出端連接到第三電壓供應(yīng)端，且其中第四開關(guān)元件適用于取決于第二閂鎖輸出端處的電壓，將第二偏置電壓輸出端連接到第四電壓供應(yīng)端。

此方面是基于如下想法：使用單個電平位移器閂鎖將兩個偏置電壓輸出端處的電壓在由供應(yīng)電壓確定的個別電壓電平與施加到閂鎖控制端的電壓之間切換。由此單個驅(qū)動器電路能夠取決于第一閂鎖輸入端處所提供的電壓(即，輸入信號)同時產(chǎn)生兩個個別偏置電壓。換句話說，在翻轉(zhuǎn)閂鎖之前，第一閂鎖輸出端處的電壓例如等于第一電壓，而第二閂鎖輸出端處的電壓等于第二電壓，在這個意義上，操作電平位移器閂鎖以在兩個(可調(diào)整)電壓(第一電壓和第二電壓)之間翻轉(zhuǎn)。一旦翻轉(zhuǎn)，此情形發(fā)生改變以使得第一閂鎖輸出端處的電壓現(xiàn)在等于第二電壓，而第二閂鎖輸出端處的電壓現(xiàn)在等于第一電壓。使用來自閂鎖的輸出電壓來控制兩個輸出級以提供用于存儲器裝置的相應(yīng)偏置電壓。

因此，本發(fā)明提供能夠同時傳遞用于存儲器裝置的兩個偏置電壓的單個緊湊型電路。

根據(jù)實(shí)施例，電平位移器閂鎖包括交叉耦合地布置的第一反相器電路和第二反相器電路，其中第一反相器電路的輸出耦合到第一閂鎖輸出端，且其中第二反相器電路的輸出耦合到第二閂鎖輸出端。

因此，電平位移器閂鎖可使用簡單結(jié)構(gòu)中的簡單組件來實(shí)現(xiàn)。

根據(jù)另一實(shí)施例，第一和第二反相器電路中的每一個反相器電路包括PMOS晶體管和NMOS晶體管。

根據(jù)另一實(shí)施例，電平位移器閂鎖進(jìn)一步包括第二閂鎖輸入端和第二閂鎖控制端，電平位移器閂鎖進(jìn)一步適用于取決于第二閂鎖輸入端處的電壓，在第一閂鎖輸出端處提供第一和第二電壓中的一個且在第二閂鎖輸出端處提供第一和第二電壓中的另一個，且第二電壓進(jìn)一步取決于施加到第二閂鎖控制端的電壓。

在這些實(shí)施例中，驅(qū)動器電路甚至更加靈活，同時仍易于實(shí)施。

根據(jù)另一實(shí)施例，第二閂鎖輸入端適用于接收被提供到第一閂鎖輸入端的輸入信號的反相信號。

換句話說，閂鎖使用呈正相和反相形式的一個單個輸入信號來控制閂鎖的翻轉(zhuǎn)。

根據(jù)另一實(shí)施例，電路進(jìn)一步包括用于將預(yù)定電壓選擇性地提供到閂鎖電壓供應(yīng)端和第一、第二、第三和第四電壓供應(yīng)端中的至少一個的電荷泵。

通過使用電荷泵，可施加(在有限時間段內(nèi))高于可用供應(yīng)電壓的電壓，使輸出廣泛多種偏置電壓的靈活性進(jìn)一步增加。

根據(jù)另一實(shí)施例，第一輸出級的第一開關(guān)元件包括至少一個NMOS晶體管(特別是可以包括并聯(lián)布置的一對NMOS晶體管)，和/或第一輸出級的第二開關(guān)元件包括NMOS晶體管。

根據(jù)另一實(shí)施例，第二輸出級的第三和第四開關(guān)元件中的每一個開關(guān)元件包括NMOS晶體管。

一般來說，使用NMOS晶體管具有優(yōu)勢，因?yàn)檫@些NMOS晶體管允許快速電壓改變。

根據(jù)另一實(shí)施例，電路進(jìn)一步包括用于保護(hù)一個或多個其它元件免于過量電壓的一個或多個級聯(lián)元件。

特別是，級聯(lián)元件可為布置在其它晶體管之間以操縱電壓差的一部分的NMOS或PMOS晶體管，在無級聯(lián)元件的情況下，所述電壓差可損壞或甚至毀滅其它元件。

根據(jù)另一實(shí)施例，集成地形成電平位移器閂鎖、第一輸出級和第二輸出級。

換句話說，整個驅(qū)動器電路被形成為單個單片電路，且因此大小相應(yīng)地較小。

根據(jù)第二方面，提供一種存儲器系統(tǒng)，其包括：(a)快閃存儲器裝置；以及(b)根據(jù)第一方面或其以上實(shí)施例中的任一個實(shí)施例的驅(qū)動器電路，其中驅(qū)動器電路適用于將第一偏置電壓輸出端處的電壓作為控制柵極偏置電壓，以及將第二偏置電壓輸出端處的電壓作為選擇柵極控制信號提供到快閃存儲器裝置。

這個方面是基于與上文所論述的第一方面相同的想法，因?yàn)槠涫褂酶鶕?jù)第一方面的驅(qū)動器電路將偏置電壓提供到快閃存儲器裝置。

根據(jù)第三方面，提供操作根據(jù)第一方面或以上實(shí)施例中的任何一個實(shí)施例的驅(qū)動器電路的方法，所述方法包括：(a)通過(a1)將第一輸入電壓提供到第一閂鎖輸入端，(a2)將第一控制電壓提供到第一閂鎖控制端以及(a3)將供應(yīng)電壓的第一集合提供到閂鎖電壓供應(yīng)端和第一、第二、第三和第四電壓供應(yīng)端來操作在第一狀態(tài)中的驅(qū)動器電路；(b)通過將第二輸入電壓提供到第一閂鎖輸入端來翻轉(zhuǎn)電平位移器閂鎖；以及(c)通過(c1)將第二控制電壓提供到第一閂鎖控制端以及(c2)將供應(yīng)電壓的第二集合提供到閂鎖電壓供應(yīng)端和第一、第二、第三和第四電壓供應(yīng)端來操作在第二狀態(tài)中的驅(qū)動器電路。

這個方面基本上是基于與上文所論述的第一和第二方面相同的想法，因?yàn)槠涮峁┎僮骰蚴褂抿?qū)動器電路的方法。

該方法可優(yōu)選地在根據(jù)第二方面的系統(tǒng)中或在如上文所描述的其實(shí)施例中的任一個實(shí)施例中實(shí)施。

根據(jù)第四方面，提供一種包括計算機(jī)可執(zhí)行指令的計算機(jī)程序，這些計算機(jī)可執(zhí)行指令在由計算機(jī)執(zhí)行時致使計算機(jī)執(zhí)行根據(jù)第三方面的方法的步驟。

應(yīng)注意，已參考不同標(biāo)的物描述本發(fā)明的實(shí)施例。具體地說，一些實(shí)施例已參考方法類的權(quán)利要求來描述，而其它實(shí)施例已參考設(shè)備類的權(quán)利要求來描述。然而，本領(lǐng)域的技術(shù)人員將從上述內(nèi)容和以下描述了解到，除非另有說明，否則除屬于一種類型標(biāo)的物的特征的任意組合外，與不同標(biāo)的物相關(guān)的特征的任意組合，特別是方法類的權(quán)利要求的特征和設(shè)備類的權(quán)利要求的特征的組合，也與此文檔一起公開。

如上文所定義的方面和本發(fā)明的其它方面將從下文中描述的實(shí)施例的例子中顯而易見，且參考實(shí)施例的例子來解釋。本發(fā)明將在下文中參看實(shí)施例的例子更詳細(xì)地進(jìn)行描述，然而，本發(fā)明不限于這些例子。

附圖說明

圖1示出根據(jù)實(shí)施例的驅(qū)動器電路。

圖2A示出根據(jù)實(shí)施例在讀取操作期間在第一狀態(tài)中的圖1的驅(qū)動器電路。

圖2B示出根據(jù)實(shí)施例在讀取操作期間在第二狀態(tài)中的圖1的驅(qū)動器電路。

圖3A示出根據(jù)實(shí)施例在擦除操作期間在第一狀態(tài)中的圖1的驅(qū)動器電路。

圖3B示出根據(jù)實(shí)施例在擦除操作期間在第二狀態(tài)中的圖1的驅(qū)動器電路。

圖4A示出根據(jù)實(shí)施例在擦除或編程操作期間在第一狀態(tài)中的圖1的驅(qū)動器電路。

圖4B示出根據(jù)實(shí)施例在擦除或編程操作期間在第二狀態(tài)中的圖1的驅(qū)動器電路。

圖5A示出根據(jù)實(shí)施例在編程操作期間在第一狀態(tài)中的圖1的驅(qū)動器電路。

圖5B示出根據(jù)實(shí)施例在編程操作期間在第二狀態(tài)中的圖1的驅(qū)動器電路。

具體實(shí)施方式

附圖中的圖示為示意性的。應(yīng)注意在不同圖中，類似或相同元件具備相同附圖標(biāo)記或具備僅在第一個數(shù)字內(nèi)不同的附圖標(biāo)記。

圖1示出根據(jù)實(shí)施例的驅(qū)動器電路100。驅(qū)動器電路包括電平位移器閂鎖110、第一輸出級120和第二輸出級130。電平位移器閂鎖110包括一對交叉耦合反相器，這一對交叉耦合反相器由PMOS晶體管P1和NMOS晶體管N1以及PMOS晶體管P2和NMOS晶體管N2組成。級聯(lián)晶體管PC和NC布置在每一對的晶體管之間。在交叉耦合反相器中的每一個下方，布置N1、P1以及N2、P2、由級聯(lián)NMOS晶體管NC分離的兩個NMOS晶體管N3、N4以及由級聯(lián)NMOS晶體管NC分離的N5、N6。下部NMOS晶體管N3和N5優(yōu)選為薄氧化物(例如，GO1)NMOS晶體管，但也可為GO2或HV NMOS晶體管。這也適用于分別布置在N3和N5中的每一個上方的級聯(lián)晶體管NC。這些下部NMOS晶體管N3和N5的柵極耦合到用于接收閂鎖輸入信號(在端111處)和閂鎖輸入信號的反相信號(在端116處)的相應(yīng)閂鎖輸入端111和116，以便翻轉(zhuǎn)閂鎖，如將在下文更詳細(xì)地描述。類似地，為HV(高電壓)NMOS晶體管的NMOS晶體管N4和N6的柵極分別耦合到用于接收控制電壓的相應(yīng)閂鎖控制端112和117，這些控制電壓確定較低閂鎖輸出電壓電平，如下文將進(jìn)一步描述。更具體來說，閂鎖控制輸入端112接收控制信號CGIN_NPASS_MPRG，該控制信號指示何時發(fā)生存儲器編程操作，而閂鎖控制輸入端117接收控制信號CGIN_NPASS_MPERS，該控制信號指示何時發(fā)生存儲器擦除操作。

閂鎖110進(jìn)一步包括用于接收供應(yīng)電壓的閂鎖電壓供應(yīng)端113，該供應(yīng)電壓也確定較高閂鎖輸出電壓電平。第一閂鎖輸出端114耦合到包括晶體管P1和N1的反相器的輸出，而第二閂鎖輸出端115耦合到包括晶體管P2和N2的反相器的輸出。取決于施加到閂鎖輸入端111和116的輸入信號(和其反相信號)可調(diào)換(或翻轉(zhuǎn))閂鎖輸出端114和115處的電壓，如本領(lǐng)域的技術(shù)人員將顯而易見。更具體來說，在第一狀態(tài)中，第一閂鎖輸出端114可具有電壓V1，而第二閂鎖輸出端115具有電壓V2。一旦施加到閂鎖輸入端111、116的輸入信號改變，閂鎖110改變?yōu)榈诙顟B(tài)，其中翻轉(zhuǎn)輸出電壓，即第一閂鎖輸出端114處的電壓現(xiàn)在為V2，而第二閂鎖輸出端115處的電壓為V1。最后，電平位移器閂鎖110包括布置在兩個交叉耦合反相器之間的NMOS晶體管N7，以允許接地節(jié)點(diǎn)的斷開連接，以便在切換期間節(jié)省電力，如下文所進(jìn)一步論述。將明顯注意到晶體管N7為任選的，且并非閂鎖110正確地起作用所必不可少的。

第一輸出級120包括HV NMOS晶體管N11和N12，其并聯(lián)布置為具有耦合到第一閂鎖輸出端114的柵極的第一開關(guān)元件。應(yīng)注意，其它實(shí)施例可以僅單個NMOS晶體管或兩個以上并聯(lián)NMOS晶體管實(shí)現(xiàn)。晶體管N11和N12中的每一個與NMOS級聯(lián)(還有HV)晶體管NC串聯(lián)連接，且布置在第一電壓供應(yīng)端122與第一偏置電壓輸出端126之間。后者用以將控制柵極(CG)信號提供到快閃存儲器裝置(未示出)。一對串聯(lián)連接PMOS晶體管P11和PC(級聯(lián))與前述NMOS晶體管N11、N12并聯(lián)連接，且此外提供2xNC。此對PMOS晶體管P11、PC僅在編程和擦除期間使用，不在使用NMOS晶體管N11、N12和對應(yīng)NC的讀取期間使用。PMOS晶體管P11的柵極耦合到第二閂鎖輸出端115。第一輸出級120進(jìn)一步包括與NMOS級聯(lián)晶體管NC串聯(lián)布置在第二電壓供應(yīng)端124與第一偏置電壓輸出端126之間的HV NMOS晶體管N13。NMOS晶體管N13的柵極耦合到第二閂鎖輸出端115。

第二輸出級130包括HV NMOS晶體管N21，其被布置成上部(第三)電壓供應(yīng)端132與第二偏置電壓輸出端136之間的第三開關(guān)元件，其中其柵極耦合到第一閂鎖輸出端114。第二輸出級130進(jìn)一步包括HVNMOS晶體管N22，其被布置成下部(第四)電壓供應(yīng)端134與第二偏置電壓輸出端136之間的第四開關(guān)元件，其中其柵極耦合到第二閂鎖輸出端115。

各種級聯(lián)NMOS晶體管NC和級聯(lián)PMOS晶體管PC的大小、偏壓和類型可能不同，這取決于特定情形和可用電壓，如本領(lǐng)域中已知。

在較早驅(qū)動器電路中，CGIN_NPASS_MPPRG和CGIN_NPASS_MPERS兩者被連接，且作為單個CGIN_NPASS信號操作。在此類電路中，接地可從兩側(cè)被強(qiáng)制引到閂鎖中，但顯然是獨(dú)立的(取決于地址)，這意味著由一個對應(yīng)CG-SG驅(qū)動器選擇總是一個且唯一的行以用于任何功能循環(huán)執(zhí)行，且其余所有的行由CG-SG驅(qū)動器中不通過尋址來存取的其余驅(qū)動器取消選擇。當(dāng)前實(shí)施方案允許邏輯單獨(dú)以及獨(dú)立地控制以上選擇，且因此允許僅連接存儲器中的所有CG-SG驅(qū)動器內(nèi)部的輸入級的一側(cè)。在能夠結(jié)合智能信號管理這樣做的情況下，可選擇擦除或編程多個頁。簡單地說，通過到達(dá)地址而逐個地選擇所要頁，且接著一下子擦除或編程所有頁，而不是逐個地執(zhí)行對應(yīng)數(shù)目的擦除或編程循環(huán)。

可傳遞最高6V的小正電荷泵(未示出)用以將電壓供應(yīng)到電壓供應(yīng)端113和一些級聯(lián)晶體管NC的柵極，這取決于情況。具體地說，此電荷泵在讀取循環(huán)期間主要被用作電平位移器閂鎖的供應(yīng)(XDPOS)(在電壓供應(yīng)端113處)，并且對其它塊內(nèi)部的一些NMOS開關(guān)加偏壓，其中需要恰當(dāng)且穩(wěn)定的驅(qū)動以及短反應(yīng)時間。

因?yàn)樵谠O(shè)計階段期間發(fā)現(xiàn)在閂鎖110在讀取循環(huán)期間翻轉(zhuǎn)時，閂鎖110中的環(huán)流表示總消耗電流的大約65％，所以在電路中引入額外CGNEG_NPASS NMOS晶體管N7。此CGNEG_NPASS導(dǎo)通門使CGNEG(0V)供應(yīng)與閂鎖110斷開連接，且歸因于此，在讀取期間將數(shù)據(jù)寫入到閂鎖中時，將不存在XDPOS-＞CGNEG環(huán)流。

在先前快閃存儲器中，在讀取循環(huán)期間以及在待用模式期間，整個快閃矩陣中的所有CG處于1.2V(讀取電壓)。接著，未讀取的那些快閃單元的控制柵極當(dāng)然也連續(xù)保持在1.2V。讀取循環(huán)為主要執(zhí)行的功能循環(huán)，這意味著在快閃存儲器的生命周期內(nèi)的大部分時間施加對應(yīng)電壓。在耐久性硅測量期間發(fā)現(xiàn)，擦除的單元(其浮動?xùn)艠O永久地暴露于讀取電壓)歸因于應(yīng)力誘發(fā)泄漏電流(SILC)而降級。歸因于SILC，可吸引一些自由電子使其朝向浮動?xùn)艠O，這導(dǎo)致閾值電壓增加。盡管在現(xiàn)有技術(shù)快閃矩陣中會出現(xiàn)此情形，但僅存在在新快閃存儲器中激活的所要讀取單元的控制柵極。未讀取單元的所有剩余CG保持在0V。這會導(dǎo)致：

(a)防止SILC和其所導(dǎo)致的單元降級。

(b)避免SILC的負(fù)面影響的需求產(chǎn)生對快速可切換CG驅(qū)動器的需求。因?yàn)樵贖V PMOS處于1.2V的情況下的快速切換在前代電路中是不可能的，所以還需要電路的新概念。

(c)在僅對一個CG而非全部CG充電(但取決于連續(xù)讀取循環(huán)的數(shù)目)的同時省電。這也提供斷電之后喚醒時間的縮短。

為了在讀取循環(huán)期間達(dá)成所需速度性能，使用高電壓(HV)NMOS晶體管來放電，并且對CG 126和SG 136線充電，意味著它們傳導(dǎo)正電壓，在一些狀況下，這可能是出人意料的。僅在讀取期間使用這些NMOS分支傳遞正電壓(1.2V)。此舉可以完成是因?yàn)橥ㄟ^6V的新引入的讀取泵高電壓對其加偏壓，這接著確保恰當(dāng)驅(qū)動強(qiáng)度，且NMOS偏置電壓隨后遠(yuǎn)高于閾值電壓Vth。此HV讀取供應(yīng)的最小值由速度要求設(shè)定，而其最大值是由對HV裝置的技術(shù)限制和最大電力消耗限制給出。

根據(jù)已知簡單公式和初始條件，可表示為：

I＝C·ΔV/Δt＝＞Δt＝(C·ΔV)/I，其中

Δt為想要最小化的充電速度以及時間，

ΔV由讀取單元電壓給出，

C為CG或SG信號線電容，其由布局或矩陣拓?fù)浯_定，且

電容和電流確定速度，因?yàn)樽x取電壓固定。

因此，I為可優(yōu)化的唯一參數(shù)。

明顯的選擇將為使用PMOS裝置朝向CG 126驅(qū)動正電壓。在該狀況下，PMOS將需要在其柵極處至少-4V的負(fù)電壓，以便在讀取循環(huán)期間在所需時間量內(nèi)分別恰當(dāng)?shù)貍鬟fCG電壓。將需要此負(fù)電壓的另一原因?yàn)榻缦弈Ｊ綔y試，其中存在施加于CG上的0到2V的電壓。下文進(jìn)一步解釋界限模式。在評估PMOS將帶來的性能和所需要的布局之后，決定改為使用NMOS裝置。

在輸出緩沖器中使用NMOS時的益處和要求：

用NMOS裝置替換PMOS裝置導(dǎo)致性質(zhì)上得到高約2.5倍的強(qiáng)度。顯而易見，為了達(dá)到裝置的相同強(qiáng)度，需要低2.5倍的布局面積。然而，需要將6V讀取泵電壓引入到偏壓輸出CG和SG NMOS驅(qū)動器，這將導(dǎo)致較高輸出電流以及驅(qū)動強(qiáng)度。

總結(jié)一下，CG-SG驅(qū)動器電路100充當(dāng)用于CG和SG信號兩者的電平位移器，且接著取決于其輸出緩沖器120和130的供應(yīng)，傳遞正確的端電壓電平。因?yàn)檩敵鼍彌_器120、130由相同閂鎖輸出114、115在相同時刻驅(qū)動，所以CG和SG可聯(lián)合地切換/上升，且歸因于其相互的交叉偶合電容幫助彼此。這可有助于主要在讀取循環(huán)期間更快地到達(dá)端電平，且減小充電電流。使用共同閂鎖-電平位移器110將首先導(dǎo)致面積減小，因?yàn)榕c存在的行數(shù)一樣多的次數(shù)放置CG-SG電路。

在下文中，將詳細(xì)論述在讀取、擦除和編程操作期間驅(qū)動器電路100的操作。

圖2A示出根據(jù)實(shí)施例在讀取操作期間在第一狀態(tài)(未選)中的圖1的驅(qū)動器電路100，而圖2B示出在讀取操作期間在第二狀態(tài)(選擇)中的驅(qū)動器電路100。

圖2A和2B示出在執(zhí)行讀取循環(huán)時在CG-SG驅(qū)動器電路100中的所有施加電壓。在端113處的閂鎖的供應(yīng)(也被稱作XDPOS)和閂鎖110中的HV NMOS NC的級聯(lián)電壓(也被稱作CGNCASC)為6V。級聯(lián)裝置使用6V具有多種原因。柵極上的電壓越高，裝置可能越小。這些裝置也充當(dāng)XDPOS供應(yīng)的解耦電容，以使得在閂鎖切換期間的峰值得到最小化。一次僅切換一個電平位移器-閂鎖，但其具有完整行解碼器的解耦電容。此處提及端112和117處的閂鎖控制信號CGIN_NPASS_MPPRG和CGIN_NPASS_MPERS一起起作用且被施加2V(vddnv)是重要的。應(yīng)注意，如下文中進(jìn)一步描述，在執(zhí)行擦除和編程循環(huán)時單獨(dú)地操作這些信號。

在開始讀取循環(huán)之前，將讀取泵電壓作為閂鎖110的供應(yīng)113施加到電路。在地址出現(xiàn)在存儲器中且由行預(yù)解碼器處理之后，將接地電平從底部或由左或右手側(cè)分支寫入到閂鎖110中。因?yàn)殚V鎖110具有6V作為其供應(yīng)113，所以內(nèi)部節(jié)點(diǎn)以及閂鎖輸出在0與6V之間翻轉(zhuǎn)。這為CG和SG輸出級以及CG和SG輸出緩沖器驅(qū)動器120和130帶來6V偏壓電壓。作為其結(jié)果，現(xiàn)在具有恰當(dāng)強(qiáng)度的激活的NMOS將使CG 126和SG 136極快地斜升到其準(zhǔn)確的電壓電平1.2V(CG)以及2V(SG)。

對于CG和SG來說具有共同LS 110的另一益處在于可使用由這些線的相互覆蓋引起的串?dāng)_效應(yīng)。因?yàn)樗鼈冊谙嗤瑫r刻切換，所以它們可幫助彼此更快地到達(dá)其端電平。

在讀取循環(huán)期間，閂鎖進(jìn)行翻轉(zhuǎn)所使用的僅高供應(yīng)電壓為6V。在擦除和編程期間在選擇CG和SG時使用較低電壓(vddnv)。在由輸入地址選擇所要閂鎖之后，XDPOS(在端113處)、CGPOS(在第一電壓供應(yīng)端122處)、SGPOS(在端132處)以及CGNEG(在端124處)和SGNEG(在端134處)斜升以及斜降到為了恰當(dāng)?shù)夭脸蚓幊炭扉W單元而定義的電壓。

因?yàn)镃G-SG驅(qū)動器100直接連接到讀取泵，所以必須在讀取循環(huán)期間適當(dāng)關(guān)注電路的有功電流以及泄漏電流。此處可再次提到LS分支中的兩個級聯(lián)PMOS PC此處充當(dāng)限流裝置。這些情形會直接減小切換期間的電力消耗。

圖3A示出根據(jù)實(shí)施例在擦除操作期間在第一狀態(tài)(未選)中的圖1的驅(qū)動器電路100，而圖3B示出在擦除操作期間在第二狀態(tài)(選擇)中的驅(qū)動器電路100。

應(yīng)注意，不同于上文結(jié)合圖2A和2B所論述的讀取循環(huán)，控制信號CGIN_NPASS_MPPRG 112和CGIN_NPASS_MPERS 117在操作時具有不同電壓電平。在擦除循環(huán)中，右手側(cè)分支N5、N6用以分別將(CGIN_NPASS_MPERS；2-＞0-＞-8)GND傳遞到閂鎖中，以選擇所要CG。

如圖4A和4B中所示，用于閂鎖和緩沖供應(yīng)113、122、124、132、134(其起點(diǎn)在正和負(fù)泵中)的極高(7V)和低(-8V)電壓在閂鎖110正切換以及處理選擇時不存在于電路100中。在閂鎖切換的時刻，存在連接到閂鎖中的vddnv(最大2V)來替代7V，且存在連接到閂鎖中的GND來替代-8V。此情形是在強(qiáng)頂部電平外部電壓域下執(zhí)行，且不進(jìn)行高電壓切換。在針對擦除循環(huán)(GND和vddnv)選擇所要CG和SG，且其余被解除選擇(在vddnv下的CG)之后，正和負(fù)電荷泵經(jīng)由HV開關(guān)的系統(tǒng)連接到電路中。在XDPOS 113、CGPOS 122以及SGPOS 132和SGNEG 134兩者處的vddnv電壓朝向7V緩慢斜升，類推地，GND節(jié)點(diǎn)朝向-8V下降，以由尋址CG-SG驅(qū)動器100使用。應(yīng)注意，為了擦除而選擇的CG 126與讀取和編程循環(huán)相比較處于負(fù)電壓。

在存在施加于電路中的高電壓時，用vddcore域操作的底部部分(N3、N5、2xNC)通過將CGIN_NPASS節(jié)點(diǎn)112、117兩者向下置于負(fù)泵電壓而與閂鎖隔離。這保護(hù)敏感的較薄柵極氧化物GO1N3、N5裝置免于面對高電壓，該高電壓將立即對其造成破壞。

圖5A示出根據(jù)實(shí)施例在編程操作期間在第一狀態(tài)(未選)中的圖1的驅(qū)動器電路100，而圖5B示出在編程操作期間在第二狀態(tài)(選擇)中的驅(qū)動器電路100。

與上文結(jié)合圖3A、3B、4A和4B所論述的擦除循環(huán)相比較，應(yīng)注意將不同級聯(lián)電壓施加到晶體管P1和N1以及P2和N2之間的級聯(lián)晶體管PC和NC。也就是說，施加到PMOS級聯(lián)晶體管PC的電壓(CGPCASC)為4V，且施加到NMOS級聯(lián)晶體管NC的電壓(CGNCASC)為5V。此外，左手側(cè)分支(CGIN_NPASS_MPPRG；2-＞0-＞-2)用以強(qiáng)制將GND施加到閂鎖110中，且選擇CG。最后，為了編程快閃存儲器單元，需要不同正(POS)和負(fù)(NEG)高電壓。在執(zhí)行編程循環(huán)時，vddnv和GND再次用于選擇階段(類似于圖4A和4B)，接著斜升到12V且向下下降到-2V。當(dāng)然，通過施加可用的最負(fù)電壓(此時為-2V)，隔離底部GO1裝置N3和N5且對其進(jìn)行保護(hù)免受HV的影響。

扼要重述以上內(nèi)容，驅(qū)動器電路100使得有可能通過一個共享電路完成控制和選擇柵極選擇，由此縮減面積。此外，電路100提供CG和SG的快速且準(zhǔn)確的切換，允許界限模式測試，使得有可能避免耐久性問題(SILC)之后所擔(dān)心的滯留，具有較佳和較少GBD(柵極斷裂)條件，且其實(shí)現(xiàn)多頁選擇，從而允許選擇多個行，且接著立即進(jìn)行擦除或編程。

關(guān)于上文所提到的界限模式測試，這例如在快閃存儲器中實(shí)施為可用以在讀取循環(huán)期間進(jìn)行測試的特殊模式。更具體來說，其為測量以及監(jiān)視編程單元隨壽命的降級的測試模式。為了能夠?qū)ζ溥M(jìn)行測試，從2V的間隔下降到0V的任何電壓應(yīng)可用以施加于CG上。因?yàn)镹MOS輸出級傳遞CG端電壓電平，所以下降到0V的電壓可直接由現(xiàn)有電路傳遞。并且因?yàn)镹MOS輸出級由讀取泵電壓加偏壓且因此具有相當(dāng)良好的驅(qū)動強(qiáng)度，所以隨后也可在沒有任何明顯時間代價的情況下將2V的上限電壓恰當(dāng)?shù)貍鬟f到CG。

應(yīng)注意，除非另外指明，否則例如“上部”、“下部”、“左”和“右”等術(shù)語的使用僅僅指對應(yīng)圖式的朝向。

應(yīng)注意，術(shù)語“包括”不排除其它元件或步驟，且冠詞“一(a或an)”的使用不排除多個。還可組合與不同實(shí)施例相關(guān)聯(lián)地描述的元件。也應(yīng)注意到，權(quán)利要求書中的附圖標(biāo)記不應(yīng)解釋為限制權(quán)利要求書的范圍。