1.一種用于將偏置電壓提供到存儲(chǔ)器裝置的驅(qū)動(dòng)器電路(100)，其特征在于，所述驅(qū)動(dòng)器電路包括：
電平位移器閂鎖(110)，其包括第一閂鎖輸入端(111)、第一閂鎖控制端(112)、閂鎖電壓供應(yīng)端(113)、第一閂鎖輸出端(114)和第二閂鎖輸出端(115)，其中所述電平位移器閂鎖(110)適用于取決于所述第一閂鎖輸入端(111)處的電壓，在所述第一閂鎖輸出端(114)處提供第一電壓和第二電壓中的一個(gè)，以及在所述第二閂鎖輸出端(115)處提供所述第一電壓和所述第二電壓中的另一個(gè)，其中所述第一電壓取決于施加到所述閂鎖電壓供應(yīng)端(113)的電壓，且所述第二電壓取決于施加到所述第一閂鎖控制端(112)的電壓，
第一輸出級(jí)(120)，其包括第一開關(guān)元件(N11、N12)、第二開關(guān)元件(N13)、第一電壓供應(yīng)端(122)、第二電壓供應(yīng)端(124)和第一偏置電壓輸出端(126)，其中所述第一開關(guān)元件(N11、N12)適用于取決于所述第一閂鎖輸出端(114)處的所述電壓，將所述第一偏置電壓輸出端(126)連接到所述第一電壓供應(yīng)端(122)，且其中所述第二開關(guān)元件(N13)適用于取決于所述第二閂鎖輸出端(115)處的所述電壓，將所述第一偏置電壓輸出端(126)連接到所述第二電壓供應(yīng)端(124)，以及
第二輸出級(jí)(130)，其包括第三開關(guān)元件(N21)、第四開關(guān)元件(N22)、第三電壓供應(yīng)端(132)、第四電壓供應(yīng)端(134)和第二偏置電壓輸出端(136)，其中所述第三開關(guān)元件(N21)適用于取決于所述第一閂鎖輸出端(114)處的所述電壓，將所述第二偏置電壓輸出端(136)連接到所述第三電壓供應(yīng)端(132)，且其中所述第四開關(guān)元件(N22)適用于取決于所述第二閂鎖輸出端(115)處的所述電壓，將所述第二偏置電壓輸出端(136)連接到所述第四電壓供應(yīng)端(134)。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電平位移器閂鎖包括交叉耦合地布置的第一反相器電路和第二反相器電路，其中所述第一反相器電路的輸出耦合到所述第一閂鎖輸出端，且其中所述第二反相器電路的輸出耦合到所述第二閂鎖輸出端。
3.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，所述第一和第二反相器電路中的每一個(gè)包括PMOS晶體管(P1、P2)和NMOS晶體管(N1、N2)。
4.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，所述電平位移器閂鎖(110)進(jìn)一步包括第二閂鎖輸入端(116)和第二閂鎖控制端(117)，其中所述電平位移器閂鎖(110)進(jìn)一步適用于取決于所述第二閂鎖輸入端(116)處的電壓，在所述第一閂鎖輸出端(114)處提供所述第一和第二電壓中的所述一個(gè)，以及在所述第二閂鎖輸出端(115)處提供所述第一和第二電壓中的所述另一個(gè)，且其中所述第二電壓進(jìn)一步取決于施加到所述第二閂鎖控制端(117)的電壓。
5.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，所述第二閂鎖輸入端(116)適用于接收被提供到所述第一閂鎖輸入端(111)的輸入信號(hào)的反相信號(hào)。
6.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，進(jìn)一步包括用于將預(yù)定電壓選擇性地提供到所述閂鎖電壓供應(yīng)端(113)和所述第一、第二、第三和第四電壓供應(yīng)端(122、124、132、134)中的至少一個(gè)的電壓源。
7.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，所述第一輸出級(jí)的所述第一開關(guān)元件包括至少一個(gè)NMOS晶體管，和/或其中所述第一輸出級(jí)的所述第二開關(guān)元件包括NMOS晶體管。
8.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，所述第二輸出級(jí)的所述第三和第四開關(guān)元件中的每一個(gè)包括NMOS晶體管。
9.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，進(jìn)一步包括用于保護(hù)一個(gè)或多個(gè)其它元件免于過量電壓的一個(gè)或多個(gè)級(jí)聯(lián)元件(PC、NC)。
10.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的電路，其特征在于，集成地形成所述電平位移器閂鎖(110)、所述第一輸出級(jí)(120)和所述第二輸出級(jí)(130)。
11.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述存儲(chǔ)器裝置是快閃存儲(chǔ)器裝置。
12.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述電壓源是電荷泵。
13.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述至少一個(gè)NMOS晶體管是并聯(lián)布置的一對(duì)NMOS晶體管。
14.一種存儲(chǔ)器系統(tǒng)，其特征在于，包括：
快閃存儲(chǔ)器裝置，以及
根據(jù)在前的任一項(xiàng)權(quán)利要求所述的驅(qū)動(dòng)器電路(100)，
其中所述驅(qū)動(dòng)器電路(100)適用于將所述第一偏置電壓輸出端(126)處的所述電壓作為控制柵極偏置電壓且將所述第二偏置電壓輸出端(136)處的所述電壓作為選擇柵極控制信號(hào)提供到所述快閃存儲(chǔ)器裝置。
15.一種操作根據(jù)權(quán)利要求1到13中任一項(xiàng)所述的驅(qū)動(dòng)器電路的方法，其特征在于，所述方法包括：
通過以下操作來操作在第一狀態(tài)中的所述驅(qū)動(dòng)器電路：
將第一輸入電壓提供到所述第一閂鎖輸入端，
將第一控制電壓提供到所述第一閂鎖控制端，以及
將供應(yīng)電壓的第一集合提供到所述閂鎖電壓供應(yīng)端和所述第一、第二、第三和第四電壓供應(yīng)端，
通過將第二輸入電壓提供到所述第一閂鎖輸入端來翻轉(zhuǎn)所述電平位移器閂鎖，以及
通過以下操作來操作在第二狀態(tài)中的所述驅(qū)動(dòng)器電路：
將第二控制電壓提供到所述第一閂鎖控制端，以及
將供應(yīng)電壓的第二集合提供到所述閂鎖電壓供應(yīng)端和所述第一、第二、第三和第四電壓供應(yīng)端。