本申請是申請日為2013年3月27日、申請人為“瑞薩電子株式會社”、發(fā)明名稱為“內(nèi)容可尋址存儲器芯片”、申請?zhí)枮?01310102743.5的發(fā)明專利申請的分案申請。

相關(guān)申請的交叉引用

2012年3月27日提交的包括說明書、附圖和摘要的日本專利申請no.2012-071700的公開的全部內(nèi)容通過引用合并于此。

背景技術(shù)：

本申請涉及內(nèi)容可尋址存儲器芯片(或內(nèi)容可尋址存儲器器件)。

在內(nèi)容可尋址存儲器芯片(或內(nèi)容可尋址存儲器器件)中，過去已經(jīng)知道了允許具有小誤差的高速搜索的配置。

在專利文獻(xiàn)1(公開的日本未審專利申請no.hei07(1995)-282587)中，對內(nèi)容可尋址存儲器(cam)電路的匹配線進(jìn)行分層，并且將第一層的匹配線31的信號存儲在鎖存電路306、307和308中。使用鎖存電路306、307和308的信號51，在第一層的匹配線31的預(yù)充電時段期間使第二層的匹配線34放電。在第一層的匹配線31的放電時段期間對第二層的匹配線34進(jìn)行預(yù)充電。

專利文獻(xiàn)2(公開的日本未審專利申請no.2009-26350)公開的半導(dǎo)體器件101包括第一控制線ml1，其中，基于第一存儲器電路cm1中的存儲數(shù)據(jù)的信號出現(xiàn)；第一特性調(diào)整電路cl1，調(diào)整在第一控制線ml1中出現(xiàn)的信號的讀取特性；第二控制線mlt，其中，基于第二存儲器電路cm1t中的存儲數(shù)據(jù)的信號出現(xiàn)；第二特性調(diào)整電路clt，調(diào)整對第二控制線mlt中出現(xiàn)的信號的讀取特性；以及控制信號生成電路11，基于第二特性調(diào)整電路clt的調(diào)整結(jié)果來生成控制信號。第一特性調(diào)整電路cl1基于該控制信號來調(diào)整對第一控制線ml1中出現(xiàn)的信號的讀取特性，并且將與供應(yīng)到第一存儲器電路cm1不同的電源電壓供應(yīng)到第二存儲器電路cm1t。

在由專利文獻(xiàn)3(公開的日本未審專利申請no.hei07(1995)-14391)公開的半導(dǎo)體存儲器器件中，在位列方向上將所采用的存儲矩陣劃分成總共四個存儲器矩陣子塊，諸如由字存儲器mw1a-mw128a組成的第一存儲器矩陣子塊。每個存儲器矩陣子塊根據(jù)相應(yīng)的使能時序信號sea-sed而在搜索時間中具有偏移時序。因此，在搜索時間中的峰值電流被分散，并且峰值最大電流被降低。

(專利文獻(xiàn)1)公開的日本未審專利申請no.hei07(1995)-282587

(專利文獻(xiàn)2)公開的日本未審專利申請no.2009-26350

(專利文獻(xiàn)3)公開的日本未審專利申請no.hei07(1995)-14391

技術(shù)實現(xiàn)要素：

然而，專利文獻(xiàn)1公開的器件的配置復(fù)雜并且需要許多元件。例如，在專利文獻(xiàn)1中，需要偏壓生成電路以生成偏壓。在專利文獻(xiàn)2中，調(diào)諧電路等的配置復(fù)雜。在專利文獻(xiàn)3中，有必要通過采用延遲電路來生成多個激活信號以便于分散消耗電流，因此處理是復(fù)雜的。

根據(jù)本發(fā)明的一個實施例，匹配放大器根據(jù)匹配線的電壓來確定搜索數(shù)據(jù)與存儲器陣列的條目(entry)中的內(nèi)容可尋址存儲器單元中的存儲數(shù)據(jù)的一致或不一致。匹配放大器包括一個或多個nmos晶體管以及一個或多個pmos晶體管。匹配放大器對于匹配線的電壓的輸入具有死區(qū)，并且具有在匹配放大器中不存在貫通電流的特性。

根據(jù)本發(fā)明中的一個實施例，能夠執(zhí)行具有小誤差的高速搜索。

附圖說明

圖1是圖示內(nèi)容可尋址存儲器的基本配置的示圖；

圖2是圖示cam單元的配置的示圖；

圖3是圖示根據(jù)實施例1的cam單元陣列和匹配放大器的配置的示圖；

圖4是圖示匹配放大器第一部件11[m]的配置的示圖；

圖5是圖示匹配放大器中間部件12[m]的配置的示圖；

圖6是圖示匹配放大器最后部件13[m]的配置的圖；

圖7是圖示根據(jù)實施例1的第一級nand電路21_a的死區(qū)的說明性示圖；

圖8是圖示死區(qū)的模擬結(jié)果的示圖；

圖9是圖示根據(jù)第一級nand電路21_a和21_b的死區(qū)的效果的示圖；

圖10是圖示僅當(dāng)匹配線ml1[m]或匹配線ml2[m]在第一半時中未命中(不一致)而所有匹配線在第二半中都命中(一致)時的連續(xù)搜索操作中的波形的示圖；

圖11是圖示僅當(dāng)匹配線ml3[m]或匹配線ml4[m]在第一半中未命中(不一致)而所有匹配線在第二半中都命中(一致)時的連續(xù)搜索操作中的波形的示圖；

圖12是圖示根據(jù)實施例1的修改示例1的cam單元陣列和匹配放大器的配置的示圖；

圖13是根據(jù)實施例1的修改示例2的第一級nand電路21_a的死區(qū)的說明性示圖；

圖14是圖示對第二級nor電路的輸入的邏輯閾值和死區(qū)的示圖；

圖15是圖示由于噪聲或其他因素而導(dǎo)致匹配放大器激活信號的激活時序提前并且輸出接近“l(fā)”電平的中間電位的情況的示圖；

圖16是圖示根據(jù)實施例1的修改示例4的cam單元陣列和匹配放大器的配置的示圖；

圖17是根據(jù)實施例2的cam單元陣列和匹配放大器的配置的示圖；

圖18是圖示根據(jù)實施例2的修改示例1的cam單元陣列和匹配放大器的配置的示圖；

圖19是圖示根據(jù)實施例3的cam單元陣列和匹配放大器的配置的示圖；

圖20是圖示匹配放大器第一部件81[m]的配置的示圖；

圖21是圖示匹配放大器中間部件82[m]的配置的示圖；

圖22是圖示根據(jù)實施例3的空(dummy)搜索操作中的波形的圖；

圖23是圖示實施例3中的每個操作中的電源電壓的振蕩的說明性示圖；

圖24是圖示根據(jù)實施例3的修改示例1的cam單元陣列和匹配放大器的配置的示圖；

圖25是圖示匹配放大器第一部件61[m]的配置的示圖；

圖26是圖示匹配放大器中間部件62[m]的配置的示圖；

圖27是圖示根據(jù)實施例3的修改示例2的匹配放大器第一部件491[m]的配置的示圖；

圖28是圖示根據(jù)實施例3的修改示例2的匹配放大器中間部件492[m]的配置的示圖；

圖29是圖示根據(jù)實施例3的修改示例3的匹配放大器第一部件的配置的示圖；

圖30是圖示根據(jù)實施例3的修改示例3的匹配放大器中間部件的配置的示圖；

圖31是圖示時序控制電路78的配置的示圖；

圖32是實施例4的時序圖；

圖33是圖示實施例4中的每個操作中的電源電壓的振蕩的說明性示圖；

圖34是圖示時序控制電路88的配置的示圖；

圖35是實施例5的時序圖；

圖36是圖示根據(jù)實施例6的耦合到輸出數(shù)據(jù)布線的負(fù)載容量的說明性示圖；

圖37是圖示根據(jù)實施例6的修改示例1的耦合到輸出數(shù)據(jù)布線的負(fù)載容量的說明性示圖；以及

圖38是圖示cam單元的修改示例的配置的示圖。

詳細(xì)描述

在下文中，將參考附圖，詳細(xì)地說明本發(fā)明的實施例。

[實施例1]

(內(nèi)容可尋址存儲器的整體配置)圖1圖示了內(nèi)容可尋址存儲器(cam)芯片的基本配置。

cam單元陣列507由以矩陣布置的cam單元組成。cam單元陣列507的每個行稱為條目。每個條目與地址解碼器505和優(yōu)先編碼器511的地址相對應(yīng)。針對每個條目提供每個條目的多個存儲器單元所耦合到的匹配線。

地址/數(shù)據(jù)緩沖器502通過引腳pn1來從外部接收地址和數(shù)據(jù)。

指令緩沖器503通過引腳pn2從外部接收指令。時鐘緩沖器504通過引腳pn3接收時鐘信號。

地址解碼器505解碼輸入的地址并且指定cam單元陣列507中的行。

讀出放大器506對從cam單元陣列中讀取的數(shù)據(jù)進(jìn)行放大。搜索線驅(qū)動器509將輸入的搜索數(shù)據(jù)(稱為地址密鑰)傳送到所有條目。

匹配放大器區(qū)508向每個條目提供匹配放大器。匹配放大器檢測地址密鑰與該條目中存儲的數(shù)據(jù)一致或不一致。

當(dāng)對于一個條目得到一致時，優(yōu)先編碼器511輸出該條目的地址，并且當(dāng)對于多個條目得到一致時，優(yōu)先編碼器511輸出條目地址中最小的地址。

搜索輸出緩沖器512通過引腳pn4將從優(yōu)先編碼器511輸出的地址輸出到外部。

(cam單元的配置)圖2圖示了cam單元的配置。

如圖2中所示，cam單元601包括sram351、搜索部件352和屏蔽晶體管n100。

sram351存儲二進(jìn)制“l(fā)”和“h”中的一個。搜索部件352包括搜索晶體管n51-n54。搜索晶體管n51-n54采用具有高vth(hvth)的nmos，以便于減輕截止?fàn)顟B(tài)的漏電流。在本說明書的下述描述中，中間值vth(mvth)指通用mos晶體管的閾值。hvth是高于mvth的閾值。低vth(lvth)是低于mvth的閾值。在本說明書中，假定mos晶體管的閾值為mvth，除非另外說明。

搜索晶體管n54的柵極耦合到指示搜索數(shù)據(jù)的搜索線sl。

搜索晶體管n52的柵極耦合到指示搜索數(shù)據(jù)的搜索線/sl。

當(dāng)搜索線sl位于“h”電平并且搜索晶體管n53的輸入柵極位于“h”電平時，或者當(dāng)搜索線/sl位于“h”電平并且搜索晶體管n51的輸入柵極位于“h”電平時，使預(yù)先已經(jīng)預(yù)充電到匹配線ml的高電位放電為地電位vss。

屏蔽晶體管n100借助于屏蔽信號mask而具有屏蔽搜索的功能。即，當(dāng)屏蔽信號mask位于“l(fā)”電平時，不論搜索線sl和/sl的電平以及位線bl和/bl的電平如何，匹配線ml的放電都不會發(fā)生。

(一個條目的配置)圖3圖示了根據(jù)實施例1的cam單元陣列和匹配放大器的配置。

在圖3中，圖1中圖示的cam單元陣列507和匹配線ml被劃分成四個塊，塊1-塊4。因此，一個匹配線被劃分成四個匹配線ml1[m]-ml4[m]。

與圖1相比，匹配放大器第一部件11[m]被配置為在塊1和塊2之間的確定電路。

與圖1相比，匹配放大器中間部件12[m]被配置為在塊3和塊4之間的確定電路。在塊4之后，匹配放大器最后部件13[m]被配置為輸出電路。

匹配放大器第一部件11[m]接收由塊1和塊2中的條目[m]的搜索而改變的匹配線ml1[m]和ml2[m]的電壓，并且將指示塊1的條目[m]和塊2的條目[m]二者一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout0[m]。

內(nèi)部數(shù)據(jù)布線maout0[m]經(jīng)由塊2和塊3耦合到匹配放大器中間部件12[m]。

匹配放大器中間部件12[m]接收由塊3和塊4中的條目[m]的搜索而改變的匹配線ml3[m]和ml4[m]的電壓、以及內(nèi)部數(shù)據(jù)布線maout0[m]的電壓，并且將指示塊1的條目[m]至塊4的條目[m]都一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout1[m]。

內(nèi)部數(shù)據(jù)布線maout1[m]經(jīng)由塊4耦合到匹配放大器最后部件13[m]。

匹配放大器最后部件13[m]接收內(nèi)部數(shù)據(jù)布線maout1[m]的電壓，并且根據(jù)預(yù)鎖存信號malat和輸出鎖存信號malat_sync來將匹配放大器輸出信號輸出到輸出數(shù)據(jù)布線maoutn。

(匹配放大器第一部件、匹配放大器中間部件以及匹配放大器最后部件的配置)圖4圖示了匹配放大器第一部件11[m]的配置。

匹配放大器第一部件11[m]包括pmos晶體管198和199、第一級nand電路21_a和21_b、第二級nor電路22以及緩沖器部件bf1。

在vdd電源和耦合到匹配線ml1[m]的節(jié)點nd1之間提供pmos晶體管199，并且具有接收預(yù)充電信號mlpre_n的柵極。在vdd電源和耦合到匹配線ml2[m]的節(jié)點nd2之間提供pmos晶體管198，并且具有接收預(yù)充電信號mlpre_n的柵極。

第一級nand電路21_a包括pmos晶體管pmos1和195以及nmos晶體管nmos1和nmos2。

在vdd電源和節(jié)點la之間提供pmos晶體管pmos1，并且具有耦合到節(jié)點nd1的柵極。

在vdd電源和節(jié)點1a之間提供pmos晶體管195，并且具有耦合到接收匹配放大器激活信號mae的節(jié)點nd5的柵極。

nmos晶體管nmos1和nmos2串聯(lián)地耦合在節(jié)點1a和地之間。nmos晶體管nmos1的柵極耦合到節(jié)點nd1，并且nmos晶體管nmos2的柵極耦合到節(jié)點nd5。還優(yōu)選將nmos晶體管nmos1的柵極輸入耦合到節(jié)點nd5并且將nmos晶體管nmos2的柵極輸入耦合到節(jié)點nd1。

第一級nand電路21_b包括pmos晶體管pmos2和193以及nmos晶體管nmos3和nmos4。

在vdd電源和節(jié)點1b之間提供pmos晶體管pmos2，并且具有耦合到節(jié)點nd2的柵極。

在vdd電源和節(jié)點1b之間提供pmos晶體管193，并且具有耦合到接收匹配放大器激活信號mae的節(jié)點nd5的柵極。

nmos晶體管nmos3和nmos4串聯(lián)地耦合在在節(jié)點1b和地之間。nmos晶體管nmos3的柵極耦合到節(jié)點nd5，并且nmos晶體管nmos4的柵極耦合到節(jié)點nd2。還優(yōu)選將nmos晶體管nmos3的柵極輸入耦合到節(jié)點nd2并且將nmos晶體管nmos4的柵極輸入耦合到節(jié)點nd5。

nmos晶體管nmos1、nmos2、nmos3和nmos4是hvthnmos晶體管。pmos晶體管pmos1和pmos2是lvthpmos晶體管。

第二級nor電路22包括pmos晶體管pmos3和pmos4，并且nmos晶體管nmos5和nmos6。

pmos晶體管pmos3和pmos4串聯(lián)地設(shè)置在vdd電源和節(jié)點2a之間。pmos晶體管pmos3的柵極耦合到節(jié)點1a，并且pmos晶體管pmos4的柵極耦合到節(jié)點1b。

在節(jié)點2a和地之間并聯(lián)地提供nmos晶體管nmos5和nmos6。nmos晶體管nmos5的柵極耦合到節(jié)點1a，并且nmos晶體管nmos6的柵極耦合到節(jié)點1b。

緩沖器部件bf1包括兩級反相器197和198。緩沖器部件bf1對作為第二級nor電路22的輸出的節(jié)點2a的電壓進(jìn)行緩沖，并且經(jīng)由內(nèi)部數(shù)據(jù)布線maout0[m]將其輸出到匹配放大器中間部件12[m]。

當(dāng)節(jié)點2a位于“l(fā)”電平時，緩沖器部件bf1將內(nèi)部數(shù)據(jù)布線maout0[m]設(shè)置為“l(fā)”電平，并且當(dāng)節(jié)點2a位于“h”電平時，將內(nèi)部數(shù)據(jù)布線maout1[m]設(shè)置為“h”電平。

圖5圖示了匹配放大器中間部件12[m]的配置。匹配放大器中間部件12[m]包括pmos晶體管198和199、第一級nand電路23_a和23_b、第二級nor電路24和緩沖器部件bf2。

pmos晶體管199被設(shè)置在vdd電源和耦合到匹配線ml3[m]的節(jié)點nd1之間，并且具有接收預(yù)充電信號mlpre_n的柵極。pmos晶體管198被設(shè)置在vdd電源和耦合到匹配線ml4[m]的節(jié)點nd2之間，并且具有接收預(yù)充電信號mlpre_n的柵極。

第一級nand電路23_a包括pmos晶體管pmos1和195以及nmos晶體管nmos1和nmos2。

pmos晶體管pmos1被設(shè)置在vdd電源和節(jié)點1c之間，并且具有耦合到節(jié)點nd1的柵極。

pmos晶體管195被設(shè)置在vdd電源和節(jié)點1c之間，并且具有耦合到接收匹配放大器激活信號mae的節(jié)點nd5的柵極。

nmos晶體管nmos1和nmos2串聯(lián)地耦合在節(jié)點1c和地之間。將nmos晶體管nmos1的柵極耦合到節(jié)點nd1，并且將nmos晶體管nmos2的柵極耦合到節(jié)點nd5。還優(yōu)選地，將nmos晶體管nmos1的柵極輸入耦合到節(jié)點nd5，并且將nmos晶體管nmos2的柵極輸入耦合到節(jié)點nd1。

第一級nand電路23_b包括pmos晶體管pmos2和193以及nmos晶體管nmos3和nmos4。

pmos晶體管pmos2被設(shè)置在vdd電源和節(jié)點1d之間，并且具有耦合到節(jié)點nd2的柵極。

pmos晶體管193被設(shè)置在vdd電源和節(jié)點1d之間，并且具有耦合到接收匹配放大器激活信號mae的節(jié)點nd5的柵極。

nmos晶體管nmos3和nmos4串聯(lián)地耦合在節(jié)點1d和地之間。將nmos晶體管nmos3的柵極耦合到節(jié)點nd5，并且將nmos晶體管nmos4的柵極耦合到節(jié)點nd2。還優(yōu)選地，將nmos晶體管nmos3的柵極輸入耦合到節(jié)點nd2，并且將nmos晶體管nmos4的柵極輸入耦合到節(jié)點nd5。

nmos晶體管nmos1、nmos2、nmos3和nmos4是hvthnmos晶體管。pmos晶體管pmos1和pmos2是lvthpmos晶體管。

第二級nor電路24包括pmos晶體管pmos3和pmos4以及nmos晶體管nmos5和nmos6。

pmos晶體管pmos3和pmos4被串聯(lián)地設(shè)置在vdd電源和節(jié)點2b之間。pmos晶體管pmos3的柵極耦合到節(jié)點1c，并且pmos晶體管pmos4的柵極耦合到節(jié)點1d。

nmos晶體管nmos5和nmos6并聯(lián)設(shè)置在節(jié)點2b和地之間。nmos晶體管nmos5的柵極耦合到節(jié)點1c，并且nmos晶體管nmos6的柵極耦合到節(jié)點1d。

緩沖器部件bf2包括nand電路191和反相器196。緩沖器部件bf2緩沖作為第二級nor電路24的輸出的節(jié)點2b的電壓，并且經(jīng)由內(nèi)部數(shù)據(jù)布線maout1[m]將其輸出到匹配放大器最后部件13[m]。

當(dāng)內(nèi)部數(shù)據(jù)布線maout0[m]位于“l(fā)”電平時，不論節(jié)點2b的電壓電平如何，緩沖器部件bf2都將內(nèi)部數(shù)據(jù)布線maout1[m]設(shè)置為“l(fā)”電平。當(dāng)內(nèi)部數(shù)據(jù)布線maout0[m]位于“h”電平時并且當(dāng)節(jié)點2b位于“l(fā)”電平時，緩沖器部件bf2將內(nèi)部數(shù)據(jù)布線maout1[m]設(shè)置為“l(fā)”電平，并且當(dāng)內(nèi)部數(shù)據(jù)布線maout0[m]位于“h”電平時并且當(dāng)節(jié)點2b位于“h”電平時，將內(nèi)部數(shù)據(jù)布線maout1[m]設(shè)置為“h”電平。

圖6圖示了匹配放大器最后部件13[m]的配置。匹配放大器最后部件13[m]包括預(yù)鎖存121和輸出鎖存122。

預(yù)鎖存121根據(jù)預(yù)鎖存信號malat來接收內(nèi)部數(shù)據(jù)布線maout1[m]的數(shù)據(jù)，并且輸出預(yù)鎖存數(shù)據(jù)。

輸出鎖存122根據(jù)輸出鎖存信號malat_sync來接收由預(yù)鎖存121輸出的預(yù)鎖存數(shù)據(jù)，并且將匹配放大器輸出信號輸出到輸出數(shù)據(jù)布線maoutn[m]以將其供應(yīng)到圖1中所示的優(yōu)先編碼器511。

(死區(qū))下文解釋在nmos晶體管nmos1和nmos2被形成為具有hvth并且pmos晶體管pmos1被形成為具有l(wèi)vth的情況下，在以下描述的第一條件下的邏輯閾值和死區(qū)。這里，nmos晶體管nmos1和nmos2以及pmos晶體管pmos1構(gòu)成圖4中所示的第一級nand電路21_a。下文將描述的特性等同地適用于圖4中所示的第一級nand電路21_b以及在圖5中所示的第一級nand電路23_a和23_b。這里，第一條件是指電源電壓vdd位于下限(約0.7v)并且溫度為低(-40℃)的條件。

圖7是圖示根據(jù)實施例1的在圖4中所示的第一級nand電路21_a的死區(qū)的說明性示圖。在下文中給出的說明對于圖4中所示的第一級nand電路21_b以及圖5中所示的第一級nand電路23_a和23_b也適用。

圖7中用實線(a)包圍的部分圖示了在由mvthmos晶體管形成pmos晶體管pmos1以及nmos晶體管nmos1和nmos2的情況下的邏輯閾值。假定pmos晶體管195的邏輯閾值在下述情況下總是mvth。

在該情況下，pmos晶體管pmos1的邏輯閾值th4低于nmos晶體管nmos1和nmos2的邏輯閾值th2。因此，當(dāng)匹配線ml的電壓電平位于閾值th1和th4之間時，pmos晶體管pmos1、nmos晶體管nmos1以及nmos晶體管nmos2同時設(shè)置成導(dǎo)通，并且貫通電流流動。

圖7中用實線(b)包圍的部分圖示了在pmos晶體管pmos1由mvthmos晶體管形成并且nmos晶體管nmos1和nmos2由hvthmos晶體管形成的情況下的邏輯閾值。

在該情況下，nmos晶體管nmos1和nmos2的邏輯閾值th1高于nand電路21_a中的pmos晶體管pmos1和195的邏輯閾值th4。

因此，產(chǎn)生了pmos晶體管pmos1、nmos晶體管nmos1以及nmos晶體管nmos2中的任何一個都沒有被設(shè)置成導(dǎo)通的死區(qū)。因此，在匹配線ml的電壓的任何電平都能夠防止貫通電流流動。

圖7中的實線(c)包圍的部分圖示了在由hvthmos晶體管形成nmos晶體管nmos1和nmos晶體管nmos2并且由lvthmos晶體管形成pmos晶體管pmos1的情況下的邏輯閾值，如在本實施例的修改示例中采用的配置。

在該情況下，lvthpmos晶體管pmos1的邏輯閾值th3高于由圖7中的實線(b)包圍的部分中的mvthpmos晶體管pmos1的邏輯閾值th2。即，在該情況下，pmos晶體管pmos1的邏輯閾值th3高于構(gòu)成內(nèi)容可尋址存儲器芯片的通用pmos晶體管的閾值。然而，如在由圖7中的實線(b)包圍的部分的情況，nmos晶體管nmos1和nmos2的邏輯閾值th1高于pmos晶體管pmos1的邏輯閾值th3。

因此，在比圖7中的實線(b)包圍的部分更窄的電平范圍中，產(chǎn)生pmos晶體管pmos1、nmos晶體管nmos1和nmos晶體管nmos2中的任何一個都沒有設(shè)置成導(dǎo)通的死區(qū)。因此，在匹配線ml的電壓的任何電平處都能防止貫通電流流動。

由于在當(dāng)前情況下已經(jīng)形成為具有l(wèi)vth的pmos晶體管pmos1的邏輯閾值th3變高，所以當(dāng)由于一個比特的未命中等而導(dǎo)致匹配線ml的電壓電平下降時，能夠更快速地讀出未命中(不一致)。

(模擬)圖8圖示了死區(qū)的模擬結(jié)果。

圖8圖示了在圖4所示的第一級nand電路21_a和21_b中對于針對nmos晶體管nmos1、nmos2、nmos3和nmos4采用hvthnmos并且針對pmos晶體管pmos1和pmos2采用lvthpmos晶體管的情況，當(dāng)vdd被設(shè)置在下限電壓(0.7v)時并且當(dāng)溫度和工藝角參數(shù)被改變時，匹配放大器的邏輯閾值th1和th3。邏輯閾值th1是hvthnmos晶體管nmos1、nmos2、nmos3和nmos4的邏輯閾值，如在圖7中所示的實線(c)包圍的部分中所解釋的。邏輯閾值th3是lvthpmos晶體管pmos1和pmos2的邏輯閾值，如在圖7中所示的實線(c)包圍的部分中解釋的。

工藝角參數(shù)是指nmos晶體管nmos1-nmos4以及pmos晶體管pmos1和pmos2的處理性能，并且在此示為有關(guān)nmos晶體管和pmos晶體管的快和慢的組合。示出了溫度的兩個極值40℃和125℃。如圖8所示，通過用線連接兩個端值能夠在一定程度上估計在兩個極值間的任意溫度的死區(qū)的狀態(tài)。

如圖8所示，在高溫條件下，死區(qū)變窄，然而，可以看出在所有條件下，邏輯閾值th1高于邏輯閾值th3并且產(chǎn)生死區(qū)。

(死區(qū)的效果)圖9圖示了根據(jù)圖4中所示的第一級nand電路21_a和21_b的死區(qū)的效果。

圖9圖示了在圖4中所示的匹配放大器第一部件的第一級nand電路21_a和21_b中針對nmos晶體管nmos1、nmos2、nmos3和nmos采用hvthnmos晶體管并且針對對pmos晶體管pmos1和pmos2采用lvthpmos的情況，在一個比特未命中時的操作。這還適用于圖5中所示的匹配放大器中間部件。

如圖9所示，在一個比特未命中時，匹配線mln[m]緩慢下降。具體地，在圖2中所示的搜索晶體管n51-n54處理性能慢，存在隨著漏電流id減少的局部變化，溫度低并且vdd最小的條件下，那么，漏電流id變得相當(dāng)小，并且匹配線mln[m]的下降速度變得相當(dāng)慢。

當(dāng)針對nmos晶體管nmos1、nmos2、nmos3和nmos4并且針對pmos晶體管pmos1和pmos2采用mvthmos晶體管時，難以激活匹配放大器激活信號mae，直到匹配線mln[m]變得小于邏輯閾值th0。這是因為當(dāng)被激活時，生成無效數(shù)據(jù)并且消耗電流增加。關(guān)于pmos1、nmos和nmos2或pmos2、nmos3以及nmos4，當(dāng)匹配線mln[m]位于中間電位并且位于閾值th1和th4之間時，如在圖7中的實線(a)包圍的部分的說明中，將這些晶體管同時設(shè)置成導(dǎo)通，并且貫通電流流動，生成導(dǎo)致電路故障的電源噪聲。

與此相比，當(dāng)針對nmos晶體管nmos1、nmos2、nmos3和nmos4采用hvthnmos晶體管，并且針對pmos晶體管pmos1和pmos2采用lvthpmos晶體管時，能夠?qū)⒓せ钇ヅ浞糯笃骷せ钚盘杕ae的時序提前到當(dāng)匹配線mln[m]變得小于邏輯閾值th1時的時間。因此，特別是在命中(一致)的情況下，能夠提高存取速度，從而能夠提前該時序以檢索內(nèi)部數(shù)據(jù)maout1[m]并且將內(nèi)部數(shù)據(jù)maout1[m]鎖存到圖6中所示的匹配放大器最后部件的預(yù)鎖存121。因此，能夠獲得在搜索操作頻率上的整體提高。當(dāng)匹配放大器激活信號mae出現(xiàn)時，匹配線mln[m]在邏輯閾值th1和th3之間。因此，由于該死區(qū)而不生成無效數(shù)據(jù)，并且沒有貫通電流流動。

(整體操作)圖10圖示了僅當(dāng)在第一半中匹配線ml1[m]或匹配線ml2[m]未命中(不一致)并且第二半中所有匹配線均命中(一致)時的連續(xù)搜索操作中的波形。

在第一半中時，內(nèi)部數(shù)據(jù)布線maout0[m]和maout1[m]不改變，保持處于“l(fā)”。因此，與在未命中時發(fā)生的匹配線的充放電相比，內(nèi)部數(shù)據(jù)布線的充電和放電不發(fā)生，除非當(dāng)前一搜索已經(jīng)命中“一致”并且鎖存該狀態(tài)時的預(yù)鎖存121、輸出鎖存122和輸出數(shù)據(jù)布線mautn。即使條目的大約80個比特的所有cam單元均不一致，內(nèi)部數(shù)據(jù)布線的操作也與當(dāng)前情況相同。

在第二半中時，在通過匹配放大器激活信號mae的上升沿觸發(fā)的情況下，圖3中所示的匹配放大器第一部件11[m]和匹配放大器中間部件12[m]讀出匹配線ml[1]-ml[4]的“h”電平(一致)，并且內(nèi)部數(shù)據(jù)布線maout0[m]和maout1[m]均從“l(fā)”電平變成“h”電平。此后，在通過匹配放大器激活信號mae的下降沿觸發(fā)的情況下，內(nèi)部數(shù)據(jù)布線maout0[m]和maout1[m]均從“h”電平改變成“l(fā)”電平。

在通過預(yù)鎖存信號malat的下降觸發(fā)的情況下，將內(nèi)部數(shù)據(jù)布線maout1[m]的數(shù)據(jù)傳送到圖6中所示的預(yù)鎖存121，并且預(yù)鎖存121鎖存接收到的數(shù)據(jù)。此后，在通過輸出鎖存信號malat_sync的下降觸發(fā)的情況下，將在預(yù)鎖存121中鎖存的數(shù)據(jù)傳送到輸出鎖存122，并且輸出鎖存122將所接收到的數(shù)據(jù)輸出到輸出數(shù)據(jù)布線maoutn[m]。

因此，在命中(一致)的情況下的搜索中，內(nèi)部數(shù)據(jù)布線maout0[m]和maout1[m]的充電和放電發(fā)生，但是匹配線的放電不會發(fā)生。該模擬已經(jīng)揭示了這些內(nèi)部數(shù)據(jù)布線的充電和放電電流大約是匹配線的充電和放電電流的50％。在稍后要描述的空搜索功能中，利用該充電和放電電流。

在圖10中，在匹配放大器激活信號mae升高之后，使預(yù)鎖存信號malat的下降沿具體地相對于匹配放大器激活信號mae的上升沿延遲命中(一致)的存取時間，直到內(nèi)部數(shù)據(jù)布線maout1[m]的信號反向。即，在命中(一致)的搜索結(jié)果經(jīng)由內(nèi)部數(shù)據(jù)布線maout1[m]到達(dá)圖6中所示的預(yù)鎖存121之后，將預(yù)鎖存121的時鐘控制反相器32設(shè)置成導(dǎo)通，以將數(shù)據(jù)容納在預(yù)鎖存121中。因此，可以防止無效數(shù)據(jù)的傳播，即，可以防止備用的未命中(不一致)的狀態(tài)在命中(一致)傳播之前傳播到預(yù)鎖存電路。因此，能夠避免由于在預(yù)鎖存電路的后一級中配置的內(nèi)部數(shù)據(jù)布線的過度充電和放電而導(dǎo)致的功耗。

由于在圖10的左半部分中類似地延遲預(yù)鎖存信號malat，所以未命中(不一致)和命中(一致)的預(yù)鎖存的存取時間幾乎相同。

圖11圖示了僅當(dāng)在第一半中匹配線ml3[m]或匹配線ml4[m]未命中(不一致)并且在第二半中所有匹配線均命中(一致)時的連續(xù)搜索操作中的波形。

在前一半中時，在通過匹配放大器激活信號mae的上升沿觸發(fā)的情況下，內(nèi)部數(shù)據(jù)布線maout0[m]從“l(fā)”電平改變成“h”電平，反映了ml1[m]和ml2[m]均部分命中(一致)的事實。此后，在通過匹配放大器激活信號mae的下降沿觸發(fā)的情況下，maout0[m]從“h”電平改變成“l(fā)”電平。因此，充電和放電發(fā)生直至內(nèi)部數(shù)據(jù)布線maout0[m]。由于匹配線ml3[m]或ml4[m]處于未命中(不一致)的狀態(tài)中，所以不反相內(nèi)部數(shù)據(jù)布線maout1[m]并且保持“l(fā)”電平；因此，在maout1[m]中不生成充電和放電電流。

后半部分的操作與圖10中的相同。如上所述，根據(jù)本實施例，匹配放大器具有匹配線ml的電壓的輸入的死區(qū)，并且具有在匹配放大器中沒有貫通電流存在的屬性。因此，能夠提前激活匹配放大器激活信號mae的時序，并且能夠通過縮短搜索操作周期來提高搜索操作頻率。

[實施例1的修改示例1]

圖12圖示了根據(jù)實施例1的修改示例1的cam單元陣列和匹配放大器的配置。

在修改示例1中，為了改善命中時的存取速度，將匹配放大器最后部件13[m]配置在匹配放大器中間部件12[m]之后。因此，能夠縮短內(nèi)部數(shù)據(jù)布線maout1[m]的長度，導(dǎo)致匹配放大器最后部件13[m]的存取速度的提高。

圖3和圖12圖示了將cam單元陣列507和匹配線ml劃分成四個塊的示例。然而，該劃分不限于四塊。

當(dāng)分成六塊時，僅有必要在第五塊和第六塊之間配置另外的匹配放大器中間部件12[m]并且將輸出內(nèi)部數(shù)據(jù)布線耦合到匹配放大器最后部件。可以通過將由在第三塊和第四塊之間配置的匹配放大器中間部件12[m]輸出的內(nèi)部數(shù)據(jù)布線耦合到在第五塊和第六塊之間配置的另外的匹配放大器中間部件12[m]的內(nèi)部數(shù)據(jù)布線來實現(xiàn)。即使匹配線分成八塊或十塊時，也能夠采用類似的配置和耦合。

在上述情況下，匹配放大器最后部件可以被配置在最后匹配放大器中間部件之后，或可以被配置在最后塊之后。

通常，當(dāng)將cam單元陣列和匹配線被分成第一至第2n塊(n為自然數(shù))時，匹配放大器包括第一至第n確定電路(匹配放大器第一部件和匹配放大器中間部件)以及鎖存和輸出第n確定電路的輸出的鎖存電路(匹配放大器最后部件)。

對于每個條目提供串聯(lián)耦合第一至第n確定電路和鎖存電路的內(nèi)部數(shù)據(jù)布線。在第(2i-1)塊和第2i塊之間配置第i確定電路(1≤i≤n)。

第i確定電路(1≤i≤n)包括分別從第(2i-1)塊的匹配線和第2i塊的匹配線饋送的第一和第二nand電路、以及邏輯電路(包括nor電路和緩沖器部件)，該邏輯電路執(zhí)行第一和第二nand電路的輸出以及通過內(nèi)部數(shù)據(jù)布線傳送的前一級中的確定電路的輸出的邏輯運(yùn)算，并且將邏輯運(yùn)算結(jié)果輸出到內(nèi)部數(shù)據(jù)布線。在第2n塊的相鄰側(cè)中的任何一個處配置鎖存電路。

[實施例1的修改示例2]

在修改示例2中，解釋了在組成圖4中所示的第一級nand電路21_a的晶體管中，使nmos晶體管nmos1形成為具有hvth并且使pmos晶體管pmos1形成為具有l(wèi)vth的情況下的邏輯閾值和死區(qū)。即，假定在本修改示例中，nmos晶體管nmos2采用mvthmos晶體管。在此給出的說明同樣地適用于圖4中所示的第一級nand電路21_b以及圖5中所示的第一級nand電路23_a和23_b。

圖13是圖示根據(jù)實施例1的修改示例2的第一級nand電路21_a的死區(qū)的說明性示圖。

圖13中用實線(a)包圍的部分圖示了在由mvthmos晶體管形成pmos晶體管pmos1以及nmos晶體管nmos1和nmos2的情況下的邏輯閾值。

在該情況下，pmos晶體管pmos1的邏輯閾值th4高于nmos晶體管nmos1和nmos2的邏輯閾值th2。當(dāng)匹配線ml的電壓電平位于閾值th1和th4之間時，pmos晶體管pmos1、nmos晶體管nmos1以及nmos晶體管nmos2同時設(shè)置成導(dǎo)通，并且貫通電流流動。

圖13中用實線(b)包圍的部分圖示了在pmos晶體管pmos1由mvthmos晶體管形成并且nmos晶體管nmos1由hvthmos晶體管形成的情況下的邏輯閾值。

即使在這種情況下，如在圖7中的實線(b)包圍的部分的情況，nmos晶體管nmos1和nmos2的邏輯閾值th5高于pmos晶體管pmos1的邏輯閾值th2。

因此，在本修改示例中，產(chǎn)生了pmos晶體管pmos1、nmos晶體管nmos1以及nmos晶體管nmos2中的任何一個都沒有設(shè)置成導(dǎo)通的死區(qū)。因此，在匹配線ml的電壓的任何電平處都能防止貫通電流流動。

圖13中的實線(c)包圍的部分圖示了僅在由hvthmos晶體管形成nmos晶體管nmos1并且由lvthmos晶體管形成pmos晶體管pmos1的情況下的邏輯閾值。

即使在該情況下，lvthpmos晶體管pmos1的邏輯閾值th3高于由圖13中的實線(b)包圍的部分中的mvthpmos晶體管pmos1的邏輯閾值th2。如在圖13中的實線(b)包圍的部分的情況，nmos晶體管nmos1和nmos2的邏輯閾值th5高于pmos晶體管pmos1的邏輯閾值th3。

因此，如在圖13所示的實線(b)包圍的部分的情況，產(chǎn)生了pmos晶體管pmos1、nmos晶體管nmos1和nmos晶體管nmos2中的任何一個都沒有被設(shè)置成導(dǎo)通的死區(qū)。因此，在匹配線ml的電壓的任何電平處都可以防止貫通電流流動。由于僅nmos晶體管nmos1形成為具有hvth，所以兩級nmos晶體管nmos1和nmos2的邏輯閾值為低，并且死區(qū)的寬度很窄。然而，因為存在死區(qū)，所以不論匹配線的電平如何，都沒有貫通電流流動。

即使由于在以低頻的命中(一致)搜索操作的情況下，由于搜索晶體管的漏電流的截止?fàn)顟B(tài)泄漏電流而導(dǎo)致匹配線的電平下降，與兩級nmos晶體管nmos1(hvth)和nmos2(hvth)相比，邏輯閾值也更低；因此，在匹配線的電平達(dá)到邏輯閾值th5之前需要時間，并且可以提高數(shù)據(jù)保持時間。

在將匹配線輸入到nmos晶體管nmos1和nmos2中的nmos晶體管nmos2的情況下，nmos晶體管nmos被形成為具有hvth。通過這樣做，當(dāng)匹配線位于中間電位時，能夠防止貫通電流流動。

當(dāng)由于一個比特的未命中等而導(dǎo)致匹配線ml的電平的下降慢時，由于pmos晶體管pmos1的增加的邏輯閾值th3已經(jīng)形成為具有l(wèi)vth，因此能夠更快速地讀出未命中(不一致)。

[實施例1的修改示例3]

圖14圖示了第二級nor電路的輸入的邏輯閾值和死區(qū)。

圖14中用實線(a)包圍的部分圖示了在由mvthmos晶體管形成所有的nmos晶體管nmos5、nmos晶體管nmos6、pmos晶體管pmos3和pmos晶體管pmos4的情況下的邏輯閾值。

在該情況下，pmos晶體管pmos3和pmos4的邏輯閾值th8高于nmos晶體管nmos5和nmos6的邏輯閾值th7。當(dāng)?shù)诙塶or電路的輸入電壓電平位于閾值th7和th8之間時，pmos晶體管pmos1和pmos4以及nmos晶體管nmos5以及nmos6同時設(shè)置成導(dǎo)通，并且貫通電流流動。

圖14中用實線(b)包圍的部分圖示了在nmos晶體管nmos5和nmos6由mvthmos晶體管形成并且pmos晶體管pmos3和pmos晶體管pmos4由hvthmos晶體管形成的情況下的邏輯閾值。

在該情況下，pmos晶體管pmos3和pmos4的邏輯閾值th9低于pmos晶體管nmos5和nmos6的邏輯閾值th7。

因此，產(chǎn)生了pmos晶體管pmos3和pmos4以及nmos晶體管nmos5和nmos6沒有同時設(shè)置成導(dǎo)通的死區(qū)。因此，在輸入到nor電路的電壓的任何電平處都可以防止貫通電流流動。

圖15圖示了在圖4中所示的匹配放大器第一部件中由于電源噪聲和其他因素而導(dǎo)致提前匹配放大器激活信號mae的激活時序并且第一級nand輸出接近“l(fā)”電平的中間電位的情況。這還適用于圖5中所示的匹配放大器中間部件。

在本示例中，如由圖14的實線(a)包圍的部分中所示，假定由mvthmos晶體管形成nmos晶體管nmos5和nmos6以及pmos晶體管pmos3和pmos4。即使在該情況下，如下文所示，操作正常。

在匹配線mln[m]的電平稍微高于第一級nand電路21_a或21_b的邏輯閾值“h”時，激活匹配放大器激活信號mae。因此，作為第一級nand電路21_a或21_b的輸出的節(jié)點1a或節(jié)點1b下降。然而，因為匹配線mln[m]的電平正好稍微超過第一級nand電路21_a或21_b的邏輯閾值“h”，所以下降的梯度此時變得比較慢。正好在此之后，匹配線mln[m]到達(dá)第一級nand電路的死區(qū)。因此，作為第一級nand電路21_a或21_b的輸出的節(jié)點1a或節(jié)點2b下降停止。如圖15中所示，作為第一級nand電路21_a或21_b的輸出的節(jié)點1a或節(jié)點2b的弱無效數(shù)據(jù)的“l(fā)”電平?jīng)]有達(dá)到第二級nor電路22的低邏輯閾值。由此，第二級nor電路22可以防止無效數(shù)據(jù)的生成。以該方式，因為第二級nor電路22的輸入的邏輯閾值低，所以存在不易于生成無效數(shù)據(jù)的優(yōu)點。

如圖14中的實線(b)包圍的部分中所示，通過使第二級nor電路22的pmos3和pmos4形成為具有邏輯閾值hvth，能夠進(jìn)一步降低輸入的邏輯閾值“l(fā)”，并且能夠?qū)崿F(xiàn)更抵制生成無效數(shù)據(jù)的電路配置。即使通過使第二級nor電路22的pmos3和pmos4中的一個形成為具有邏輯閾值hvth并且使另一個形成為具有邏輯閾值mvth，第二級nor電路22的輸入的邏輯閾值變低，特別是在易于生成無效數(shù)據(jù)的vdd的最小值處；因此，即使在當(dāng)前情況下也能獲得一些效果。

[實施例1的修改示例4]

圖16圖示了根據(jù)實施例1的修改示例4的cam單元陣列和匹配放大器的配置。

在本修改示例中，將cam單元陣列507和匹配線ml分成三塊，塊1-塊3。因此，將一個匹配線分成三個匹配線ml1[m]-ml3[m]。

匹配放大器第一部件111[m]被配置在塊1和塊2之間。

匹配放大器中間部件112[m]被配置在塊3之后。在匹配放大器中間部件112[m]之后，配置匹配放大器最后部件13[m]。

匹配放大器第一部件111[m]接收已經(jīng)通過塊1和塊2中的條目[m]的搜索而改變的匹配線ml1[m]和ml2[m]的電壓，并且將指示塊1的條目[m]和塊2的條目[m]同時一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout0[m]。

內(nèi)部數(shù)據(jù)布線maout0[m]經(jīng)由塊2和塊3耦合到匹配放大器中間部件112[m]。

匹配放大器中間部件112[m]接收已經(jīng)通過塊3的條目[m]的搜索而改變的匹配線ml3[m]的電壓以及內(nèi)部數(shù)據(jù)布線maout0[m]的電壓，并且將指示塊1的條目[m]至塊3的條目[m]同時一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout1[m]。

內(nèi)部數(shù)據(jù)布線maout1[m]耦合到匹配放大器最后部件13[m]。匹配放大器最后部件13[m]接收內(nèi)部數(shù)據(jù)布線maout1[m]的電壓，并且根據(jù)預(yù)鎖存信號malat和輸出鎖存信號malat_sync，將匹配放大器輸出信號輸出到輸出數(shù)據(jù)布線maoutn。

如圖4中所示的匹配放大器第一部件11[m]的情況，圖16中所示的匹配放大器第一部件111[m]包括pmos晶體管198和199、第一級nand電路21_a和21_b以及第二級nor電路22。匹配放大器第一部件111[m]進(jìn)一步包括緩沖器部件bf11。

如圖5中所示的匹配放大器中間部件12[m]的情況，圖16中所示的匹配放大器中間部件112[m]包括pmos晶體管199和第一級nand電路23_a。匹配放大器中間部件112[m]進(jìn)一步包括用于在輸入maout0[m]時調(diào)整數(shù)據(jù)極性的反相器203。

與圖5中所示的匹配放大器中間部件112[m]不同，圖16中所示的匹配放大器中間部件112[m]不包括pmos晶體管198和第一級nand電路23_b。圖5中所示的匹配放大器中間部件12[m]的緩沖器部件bf12的nand191已經(jīng)被改變成緩沖器部件bf12的反相器201，如下文所述。

圖16中所示的匹配放大器中間部件112[m]進(jìn)一步包括第二級nor電路241和緩沖器部件bf12。

圖16中所示的第二級nor電路241與圖4中所示的匹配放大器中間部件12[m]的第二級nor電路24的不同之處在于，其一個輸入耦合到第一級nand電路23_a的輸出，并且另一輸入耦合到反相器203的輸出，并且接收反相內(nèi)部數(shù)據(jù)布線maout0[m]。第二級nor電路241對這兩個輸入的“或非”進(jìn)行運(yùn)算，并且將結(jié)果輸出到緩沖器部件bf12。

與圖4中所示的匹配放大器中間部件12[m]的緩沖器部件bf2不同，圖16中所示的緩沖器部件bf12包括兩級反相器201和196。緩沖器部件bf12將從第二級nor電路241輸入的數(shù)據(jù)輸出到內(nèi)部數(shù)據(jù)布線maout1。

圖16中所示的匹配放大器最后部件13[m]與圖6中所示的匹配放大器最后部件13[m]相同。

通常，當(dāng)將cam單元陣列和匹配線被劃分成第一至第(2n+1)塊(n為自然數(shù))時，匹配放大器包括第一確定電路(匹配放大器第一部件，與圖4相同)、第二確定電路至第n確定電路(匹配放大器中間部件，與圖5相同)、第(n+1)確定電路(與圖16中所示的匹配放大器中間部件112[m])以及鎖存和輸出第(n+1)確定電路的輸出的鎖存電路(與圖16中所示的匹配放大器最后部件13[m]相同)。

對于每個條目提供串聯(lián)耦合第一至第(n+1)確定電路和鎖存電路的內(nèi)部數(shù)據(jù)布線。

第i確定電路(1≤i≤n)被配置在第(2i-1)塊和第2i塊之間。第i確定電路(1≤i≤n)包括分別從第(2i-1)塊的匹配線和第2i塊的匹配線饋送的第一和第二nand電路以及邏輯電路，該邏輯電路執(zhí)行對第一和第二nand電路的輸出與通過內(nèi)部數(shù)據(jù)布線傳送的前一級中的確定電路的輸出的邏輯運(yùn)算，并且將邏輯運(yùn)算結(jié)果輸出到內(nèi)部數(shù)據(jù)布線。

在(2n+1)塊的相鄰側(cè)中的任何一個處配置第(n+1)確定電路。第(n+1)確定電路包括對其輸入第(2n+1)塊的匹配線(2n+1)的nand電路、以及邏輯電路(nor電路和緩沖器部件)，該邏輯電路執(zhí)行通過內(nèi)部數(shù)據(jù)布線傳送的前一級中的第n確定電路的輸出的邏輯運(yùn)算，并且將結(jié)果輸出到匹配放大器最后部件。匹配放大器最后部件被配置在第(n+1)確定電路或第(2n+1)塊之后。

(效果)與過去的時鐘反相器型匹配放大器和交叉耦合匹配放大器相比，根據(jù)本實施例的匹配放大器具有更少數(shù)目的控制信號；因此，能夠減小控制信號的充電和放電電流。例如，在圖3中，存在匹配放大器激活信號mae的兩個信號線、匹配線預(yù)充電信號mlpre_n的兩個信號線、預(yù)鎖存信號matlat及其反相信號的兩個信號線以及輸出鎖存信號malat_sync及其反相信號的兩個信號線，總共達(dá)8個信號線。假定將匹配線劃分成多個部分，控制信號的總數(shù)相對小。信號系統(tǒng)的數(shù)目也小(即，僅需要四個系統(tǒng)mae、mlpre_n、malat和malat_sync)的事實使得易于以高頻生成信號。

由“l(fā)”表達(dá)匹配放大器激活信號mae未激活與由“l(fā)”表達(dá)未命中(不一致)是相同的邏輯。因此，能夠通過使用未命中(不一致)的狀態(tài)來保持匹配放大器的內(nèi)部的未激活狀態(tài)。即，當(dāng)激活匹配放大器以執(zhí)行讀出時并且當(dāng)搜索結(jié)果為未命中(不一致)時，因為它們與處于備用狀態(tài)中相同，所以不使匹配放大器的內(nèi)部電路和內(nèi)部數(shù)據(jù)布線反相；因此，充電和放電不會發(fā)生，除非在控制信號布線中。

當(dāng)從正好配置在預(yù)鎖存前的未命中狀態(tài)中的內(nèi)部數(shù)據(jù)布線maout[m]存取時，未命中(不一致)時的存取是充分的。因此，存取距離非常短，并且可以以高速執(zhí)行存取。在未命中情況下的存取時間等于從malat信號的下降沿直到由已經(jīng)處于未命中狀態(tài)的內(nèi)部數(shù)據(jù)布線maout1[m]反相預(yù)鎖存為止的時間。

當(dāng)搜索結(jié)果為命中(一致)時，在匹配線位于“h”電平并且匹配放大器激活信號mae的激活處于“h”電平的狀態(tài)觸發(fā)的情況下，將每個第一級nand電路的輸出從“h”電平反相為“l(fā)”電平。然后，使從第二級nor電路中的每個到預(yù)鎖存的所有內(nèi)部數(shù)據(jù)布線反相。即，當(dāng)搜索結(jié)果為命中(一致)時，存取時間變?yōu)樽畲蟆Ｈ欢?，在匹配放大器激活信號mae的激活開始時，匹配線保持相當(dāng)高的“h”電平；因此，能夠使足夠的漏電流流入輸入匹配線的第一級nand電路的hvthnmos晶體管，因此，存取比較快。

在過去的時鐘反相器型匹配放大器中，在搜索晶體管在處理性能慢、由于局部變化而導(dǎo)致漏電流小并且漏電流在低溫和最小vdd時減小的條件下，在一個比特的未命中搜索時匹配線電平的下降很慢。因此，有必要延遲匹配放大器激活信號mae的激活直到搜索線下降到讀出在1個比特的未命中搜索中變得可能的“l(fā)”電平并且還下降到?jīng)]有貫通電流流動的電平。與之相比，在根據(jù)本實施例的匹配放大器中，由hvth晶體管形成nmos晶體管，并且因此，第一級nand電路的邏輯閾值“h”高，并且產(chǎn)生死區(qū)，防止貫通電流流動。因此，能夠使mae的激活提前到匹配線的電平下降并且達(dá)到第一級nand電路的死區(qū)的比較高的電平的時序附近。相應(yīng)地，對搜索操作的命中(一致)存取比較快。

通常，搜索晶體管采用hvthnmos晶體管以便于減輕截止?fàn)顟B(tài)漏電流。因此，能夠?qū)⒉捎胔vthnmos晶體管的第一級nand電路的屬性調(diào)整為基于hvthnmos晶體管的處理性能或基于溫度條件的屬性。具體地，當(dāng)搜索晶體管由于處理性能慢、最小vdd和低溫而具有小的漏電流時，并且當(dāng)由于一個比特的未命中而導(dǎo)致的匹配線電平的下降慢時，能夠使第一級nand電路在相同的條件下擴(kuò)大死區(qū)，并且防止貫通電流流動。

根據(jù)本實施例的匹配放大器針對第一級輸入電路采用2輸入nand電路，并且電路配置簡單。在接下來和后一級的電路中，高效地在邏輯上集成劃分的匹配放大器的讀出結(jié)果；因此，所需要的元件數(shù)目小。因此，即使匹配線被劃分，布局面積也小。

根據(jù)本實施例的匹配放大器在第一級中采用2輸入nand電路；因此，當(dāng)與其他類型的匹配放大器相比時，控制信號線的數(shù)目小。對于一個條目僅在陣列上配置小數(shù)目的內(nèi)部數(shù)據(jù)布線；因此，能夠減少控制信號布線和內(nèi)部數(shù)據(jù)布線的充電和放電電流，導(dǎo)致功耗降低。

根據(jù)本實施例的匹配放大器在第二級中設(shè)置有2輸入nor電路，其執(zhí)行兩個第一級nand電路的輸出的nor運(yùn)算。在nor電路中，從配置觀點看，輸入的邏輯閾值“l(fā)”低；因此，由于慢處理性能和局部變化而導(dǎo)致搜索晶體管具有小的漏電流。在低溫和最小vdd時漏電流減小的條件下，在一個比特未命中搜索中，匹配線電平的下降慢。在第一級nand電路傾向于生成無效數(shù)據(jù)的情況下，即，在通常讀出未命中(不一致)并且輸出“h”電平的第一級nand電路可以讀出沒有完全下降的匹配線的電平并且可以輸出具有接近“l(fā)”電平的電平的弱無效數(shù)據(jù)的情況下，能夠通過使用nor電路來防止輸出無效數(shù)據(jù)。nor電路具有輸入的低邏輯閾值，并且來自第一級nand電路的弱無效數(shù)據(jù)的接近“l(fā)”電平的輸出沒有達(dá)到nor電路的邏輯閾值；因此，能夠阻止無效數(shù)據(jù)。

此外，通過將第二級中的2輸入nor電路的兩個pmos晶體管從普通mvthpmos晶體管改變成hvthpmos晶體管，能夠進(jìn)一步降低邏輯閾值并且使得更加難以輸出無效數(shù)據(jù)。

[實施例2]

圖17圖示了根據(jù)實施例2的cam單元陣列和匹配放大器的配置。

在本實施例中，如實施例1的情況，圖1中所示的cam單元陣列507和匹配線ml被劃分成四塊，塊1-塊4。一個匹配線被劃分成四個匹配線ml1[m]-ml4[m]。

根據(jù)本實施例的匹配放大器中間部件92[m]采用內(nèi)部數(shù)據(jù)布線maout0[m]作為匹配放大器第一部件11[m]的輸出來代替匹配放大器激活信號mae。

如圖17所示，匹配放大器中間部件92[m]包括pmos晶體管199和198、nor電路22以及緩沖器部件bf1，這與在實施例1中采用的相同。

匹配放大器中間部件92[m]包括第一級nand電路191和第一級nand電路192，這與實施例1中采用的不同。

第一級nand電路191和第一級nand電路192的一個輸入不是匹配放大器激活信號mae，而是內(nèi)部數(shù)據(jù)布線maout0[m]。

因此，匹配放大器中間部件的匹配放大器激活信號mae變得不必要，并且可以使電功率減小該信號布線的充電和放電另外需要的量。

同樣在cam單元陣列和匹配線被劃分成六個部分、八個部分和十個部分的情況下，通過類似地采用匹配放大器第一部件或匹配放大器中間部件的輸出來代替下一級中的匹配放大器中間部件的匹配放大器激活信號mae，能夠使電功率減少比匹配放大器中間部件更后級中的匹配放大器激活信號mae的信號布線的充電和放電另外需要的量。

[實施例2的修改示例1]

圖18圖示了根據(jù)實施例2的修改示例1的cam單元陣列和匹配放大器的配置。

在該修改示例中，將圖1中所示的cam單元陣列507和匹配線ml劃分成三塊，塊1-塊3，并且將一個匹配線劃分成三個匹配線ml1[m]-ml3[m]。

匹配放大器第一部件111[m]被配置在塊1和塊2之間。

在塊3之后，配置匹配放大器中間部件192[m]。在匹配放大器中間部件192[m]之后，配置匹配放大器最后部件13[m]。

匹配放大器第一部件111[m]接收已經(jīng)通過塊1和塊2中的條目[m]的搜索而改變的匹配線ml1[m]和ml2[m]的電壓，并且將指示塊1的條目[m]和塊2的條目[m]二者一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout0[m]。匹配放大器第一部件111[m]與圖16中所示的匹配放大器第一部件111[m]相同。

內(nèi)部數(shù)據(jù)布線maout0[m]經(jīng)由塊2和塊3耦合到匹配放大器中間部件192[m]。

匹配放大器中間部件192[m]通過nand電路341來確定通過塊3中的條目[m]的搜索而改變的匹配線ml3[m]的一致或不一致，接收由nand電路341輸出的電壓和由匹配放大器第一部件111[m]輸出到內(nèi)部數(shù)據(jù)布線maout0[m]的電壓，并且將指示塊1的條目[m]至塊3的條目[m]全部一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout1[m]。

匹配放大器中間部件192[m]包括pmos晶體管199、第二級nor電路241和緩沖器部件bf12，如圖17中所示的匹配放大器中間部件112[m]的情況。與圖17中所示的匹配放大器中間部件92[m]不同，匹配放大器中間部件192[m]僅包括第一級nand電路341。

內(nèi)部數(shù)據(jù)布線maout0耦合到第一級nand電路341的一個輸入，并且用作第一級nand電路341的激活信號。內(nèi)部數(shù)據(jù)布線maout0還輸入到反相器203，并且將反相器203的輸出輸入到第二級nor電路241中。

第一級nand電路341的一個輸入耦合到內(nèi)部數(shù)據(jù)布線maout0，并且另一個輸入耦合到匹配線ml3[m]。第一級nand電路341將兩個輸入的與非輸出到第二級nor電路241。第二級nor電路241執(zhí)行第二級nor電路241的輸出和上述反相器203的輸出的或非，并且將結(jié)果輸出到緩沖器電路bf12。

緩沖器電路bf12將信號輸出到耦合到匹配放大器最后部件13[m]的內(nèi)部數(shù)據(jù)布線maout1[m]。

匹配放大器最后部件13[m]接收內(nèi)部數(shù)據(jù)布線maout1[m]的輸出，并且響應(yīng)于預(yù)鎖存信號malat和輸出鎖存信號malat_sync來將匹配放大器輸出信號輸出到輸出數(shù)據(jù)布線maoutn。

圖18中所示的匹配放大器最后部件13[m]與圖6中所示的匹配放大器最后部件13[m]相同。

而且，在cam單元陣列和匹配線被劃分成五個部分、七個部分和九個部分的情況下，通過類似地采用匹配放大器第一部件或匹配放大器中間部件的輸出來代替下一級中的匹配放大器中間部件的匹配放大器激活信號mae，能夠使電功率減少比匹配放大器中間部件更后級中的匹配放大器激活信號mae的信號布線的充電和放電另外需要的量。

[實施例3]

在本實施例中添加空搜索功能。

圖19圖示了根據(jù)實施例3的cam單元陣列和匹配放大器的配置。

在本實施例中，如實施例1的情況，將圖1中所示的cam單元陣列507和匹配線ml劃分成四塊，塊1-塊4。一個匹配線被劃分成四個匹配線ml1[m]-ml4[m]。

將空搜索激活信號dmy_mae輸入到匹配放大器第一部件81[m]和匹配放大器中間部件82[m]。在空搜索操作中，在與匹配放大器激活信號mae相同的時序通過圖1中所示的控制電路510來將空搜索激活信號dmy_mae激活到“h”電平。

圖20圖示了匹配放大器第一部件81[m]的配置。圖20中所示的匹配放大器第一部件81[m]包括pmos晶體管198和199、第二級nor電路22和緩沖器部件bf1，如圖4中所示的匹配放大器第一部件11[m]的情況。

圖20中所示的匹配放大器第一部件81[m]包括不同于在圖4中所示的匹配放大器第一部件11[m]中采用的第一級nand電路31和32。

圖20中所示的第一級nand電路31包括pmos晶體管pmos1和195、nmos晶體管nmos1和nmos2，如圖4中所示的第一級nand電路21_a的情況。

在圖20中所示的第一級nand電路31進(jìn)一步包括pmos晶體管11和nmos晶體管nmos11，用于處理空搜索激活信號dmy_mae。

pmos晶體管pmos11被設(shè)置在pmos晶體管pmos1的漏極和節(jié)點la之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

nmos晶體管nmos11被設(shè)置在節(jié)點1a和地之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

第一極nand電路32包括pmos晶體管pmos2和193以及nmos晶體管nmos3和nmos4，如第一級nand電路21_b的情況。

第一級nand電路32進(jìn)一步包括pmos晶體管pmos12和nmos晶體管nmos12，用于處理空搜索激活信號dmy_mae。

pmos晶體管pmos12被設(shè)置在pmos晶體管pmos2的漏極和節(jié)點1b之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

nmos晶體管nmos12被設(shè)置在節(jié)點1b和地之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

圖21圖示了匹配放大器中間部件82[m]的配置。圖21中所示的匹配放大器中間部件82[m]包括pmos晶體管198和199、第二級nor電路24和緩沖器部件bf2，如圖5中所示的匹配放大器中間第一部件12[m]的情況。

圖21中所示的匹配放大器中間部件82[m]包括與在圖5中所示的匹配放大器中間部件12[m]中采用那些的不同的第一級nand電路31和32。

圖21中所示的第一nand電路31包括pmos晶體管pmos1和195、nmos晶體管nmos1和nmos2，如圖5中所示的第一級nand電路23_a的情況。

圖21中所示的第一級nand電路31進(jìn)一步包括pmos晶體管pmos11和nmos晶體管nmos11，用于處理空搜索激活信號dmy_mae。

pmos晶體管pmos11被設(shè)置在pmos晶體管pmos1的漏極和節(jié)點lc之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

nmos晶體管nmos11被設(shè)置在節(jié)點1c和地之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

圖21中所示的第一極nand電路32包括pmos晶體管pmos2和193以及nmos晶體管nmos3和nmos4，如第一級nand電路23_b的情況。

第一級nand電路32進(jìn)一步包括pmos晶體管pmos12和nmos晶體管nmos12，用于處理空搜索激活信號dmy_mae。

pmos晶體管pmos12被設(shè)置在pmos晶體管pmos2的漏極和節(jié)點1d之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

nmos晶體管nmos12被設(shè)置在節(jié)點1d和地之間，并且具有耦合到接收空搜索激活信號dmy_mae的節(jié)點ndd1的柵極。

圖22圖示了根據(jù)本實施例的空搜索操作中的波形。如圖22中所示，不需要激活搜索線sl[1]和sl_n[1]，并且其保持處于地電位vss。匹配線預(yù)充電信號mlpre_n也處于未激活狀態(tài)并保持處于vdd電源。

圖22示出了通過在相同時序使匹配放大器激活信號mae和空搜索激活信號dmy_mae激活為“h”電平，不論匹配線mln[m]的狀態(tài)如何，都將假一致從作為匹配放大器第一部件81[m]的輸出的內(nèi)部數(shù)據(jù)布線maout0[m]傳送到作為匹配放大器中間部件82[m]的輸出的內(nèi)部數(shù)據(jù)布線maout1[m]，直到輸出數(shù)據(jù)布線maoutn[m]。

圖23是圖示實施例3中的每個操作的電源電壓的振蕩的說明圖。

如圖23所示，通過在nop、sram寫操作和sram讀操作時，執(zhí)行空搜索操作，在nop時，產(chǎn)生電流消耗，以及在sram寫操作中，增加電流消耗，相應(yīng)地，緩和電流的快速波動。因此，可以緩和電源的振蕩。

因為沒有搜索線sl和/sl_n的充放電，空搜索操作時的耗電流為當(dāng)一個條目的所有cam單元均為未一致(在圖23中所有位均未命中)時的搜索操作中的耗電流的約1/3。特別地，當(dāng)nop的連續(xù)數(shù)量為兩次或更少時，或在sram寫操作或sram讀操作時，通過執(zhí)行本空搜索操作，可以緩和耗電流的變化di/dt的時間率。

[實施例3的修改示例1]

圖24圖示了根據(jù)實施例3的修改示例1的cam單元陣列和匹配放大器的配置。

在本修改示例中，圖1中所示的cam單元陣列507和匹配線ml被劃分成三塊，塊1-塊3。一個匹配線被劃分成三個匹配線ml1[m]-ml3[m]。

匹配放大器第一部件61[m]被配置在塊1和塊2之間。在塊3之后，配置匹配放大器中間部件62[m]。在匹配放大器中間部件62[m]之后，配置匹配放大器最后部件13[m]。

匹配放大器第一部件61[m]接收通過塊1和塊2中的條目[m]的搜索而改變的匹配線ml1[m]和ml2[m]的電壓，并且將指示塊1的條目[m]和塊2的條目[m]都一致的電壓輸出到內(nèi)部數(shù)據(jù)布線maout0[m]。

內(nèi)部數(shù)據(jù)布線maout0[m]經(jīng)由塊2和塊3耦合到匹配放大器中間部件62[m]。

圖25圖示了匹配放大器第一部件61[m]的配置。如圖20中所示的匹配放大器第一部件81[m]的情況，圖25中所示的匹配放大器第一部件61[m]包括pmos晶體管198和199、第一級nand電路31和32以及第二級nor電路22。匹配放大器第一部件61[m]進(jìn)一步包括緩沖器部件bf11。

圖25中所示的緩沖器部件bf11與圖20中所示的匹配放大器第一部件81[m]的緩沖器部件bf1相同。

圖26圖示了匹配放大器中間部件62[m]的配置。如圖21中所示的匹配放大器中間部件82[m]的情況，圖26中所示的匹配放大器中間部件62[m]包括pmos晶體管199和第一級nand電路31。

與圖21中所示的匹配放大器中間部件82[m]不同，圖26中所示的匹配放大器中間部件62[m]不包括pmos晶體管198和第一級nand電路32。

圖26中所示的匹配放大器中間部件62[m]進(jìn)一步包括用于使作為前一級中的匹配放大器的輸出的maout0[m]的數(shù)據(jù)極性反相的反相器電路203、第二級nor電路241和緩沖器部件bf12。

與圖21中所示的匹配放大器中間部件82[m]的第二級nor電路24不同，在圖26所示的第二級nor電路241中，一個輸入耦合到第一級nand電路31的輸出，并且另一輸入耦合到通過反相器電路203使內(nèi)部數(shù)據(jù)布線maout0反相所獲得的信號。第二級nor電路241在通過緩沖器部件bf12增強(qiáng)其驅(qū)動能力之后將兩個輸入的或非輸出到內(nèi)部數(shù)據(jù)布線maout1[m]。

與圖21中所示的匹配放大器中間部件82[m]的緩沖器部件bf2不同，圖26中所示的緩沖器部件bf12包括兩級反相器201和202。

圖24中所示的匹配放大器最后部件13[m]與圖6中所示的匹配放大器最后部件13[m]相同。

即使在劃分成五塊至十或更多塊的情況下，通過將空搜索激活信號dmy_mae以及pmos11、pmos12、nmos11或nmos12添加到每個第一級nand電路，能夠在第一級nand電路中強(qiáng)制地生成一致數(shù)據(jù)，并且能夠易于操作匹配放大器。

[實施例3的修改示例2]

根據(jù)本修改示例的cam單元陣列和匹配放大器的配置與圖19中所示的根據(jù)實施例3的配置相同。

圖27圖示了根據(jù)實施例3的修改示例2的匹配放大器第一部件491[m]的配置。

如圖4中所示的匹配放大器第一部件11[m]的情況，圖27中所示的匹配放大器第一部件491[m]包括pmos晶體管198和199、第一級nand電路21_a和21_b以及緩沖器部件bf1。

圖27中所示的匹配放大器第一部件491[m]包括反相器iv1和第二級nor電路63，這與圖4中所示的匹配放大器第一部件11[m]不同。

圖27中所示的反相器iv1使空搜索激活信號dmy_mae反相。圖27中所示的第二級nor電路63包括pmos晶體管pmos3和pmos4以及nmos晶體管nmos5和nmos6，如圖4中所示的第二級nor電路22的情況。

第二級nor電路63進(jìn)一步包括pmos晶體管pmos21和nmos晶體管nmos21，以用于處理空搜索激活信號dmy_mae。

pmos晶體管pmos21被設(shè)置在vdd電源和節(jié)點2a之間，并且具有耦合到反相器iv1的輸出的柵極。當(dāng)空搜索激活信號dmy_mae成為“h”電平并且使第二級nor電路63的輸出充電到“h”時，將pmos晶體管pmos21設(shè)置成導(dǎo)通。

nmos晶體管nmos21被設(shè)置在耦合到nmos晶體管nmos5和nmos6的漏極的節(jié)點ndd2和地之間，并且具有耦合到反相器iv1的輸出的柵極。當(dāng)空搜索激活信號dmy_mae變?yōu)樘幱凇癶”電平時，將nmos晶體管nmos21設(shè)置成截止，并且當(dāng)?shù)谝患塶and電路21_a和21_b的輸出均為“h”時，阻止第二級nor電路63的輸出從nmos晶體管nmos5和nmos6向地放電。

圖28圖示了根據(jù)實施例3的修改示例2的匹配放大器中間部件492[m]的配置。

圖28中所示的匹配放大器中間部件492[m]包括pmos晶體管198和199、第一級nand電路23_a和23_b以及緩沖器電路bf2，如圖5中所示的匹配放大器中間部件12[m]的情況。

圖28中所示的匹配放大器中間部件492[m]包括反相器iv1和第二級nor電路63，這與圖5中所示的匹配放大器中間部件12[m]不同。

反相器iv1使空搜索激活信號dmy_mae反相。圖28中所示的第二級nor電路63包括pmos晶體管pmos3和pmos4以及nmos晶體管nmos5和nmos6，如圖5中所示的第二級nor電路24的情況。

第二級nor電路63進(jìn)一步包括pmos晶體管pmos21和nmos晶體管nmos21，以處理空搜索激活信號dmy_mae。

pmos晶體管pmos21被設(shè)置在vdd電源和節(jié)點2b之間，并且具有耦合到反相器iv1的輸出的柵極。

nmos晶體管nmos21被設(shè)置在耦合到nmos晶體管nmos5和nmos6的漏極的節(jié)點ndd2和地之間，并且具有耦合到反相器iv1的輸出的柵極。

[實施例3的修改示例3]

根據(jù)本修改示例的cam單元陣列和匹配放大器的配置與根據(jù)圖24中所示的實施例3的修改示例1的配置相同。

圖29圖示了根據(jù)實施例3的修改示例3的匹配放大器第一部件591[m]的配置。如圖27中所示的匹配放大器第一部件491[m]的情況，圖29中所示的匹配放大器第一部件591[m]包括pmos晶體管198和199、第一級nand電路21_a和21_b以及第二級nor電路63。匹配放大器第一部件591[m]進(jìn)一步包括緩沖器部件bf11。

緩沖器部件bf11與圖27中所示的匹配放大器第一部件491[m]的緩沖器部件bf1相同。

圖30圖示了根據(jù)實施例3的修改示例3的匹配放大器中間部件592[m]的配置。如圖28中所示的匹配放大器中間部件492[m]的情況，圖30中所示的匹配放大器中間部件592[m]包括pmos晶體管199和第一級nand電路23_a。

與圖28中所示的匹配放大器中間部件492[m]不同，圖30中所示的匹配放大器中間部件592[m]不包括pmos晶體管198和第一級nand電路23_b。

圖30中所示的匹配放大器中間部件592[m]進(jìn)一步包括第二級nor電路59和緩沖器部件bf12。匹配放大器中間部件592[m]進(jìn)一步包括反相器電路203，該反相器電路203使作為前一級的輸出的內(nèi)部數(shù)據(jù)布線maout0[m]反相，以便于匹配數(shù)據(jù)極性。

圖30中所示的第二級nor電路59包括pmos晶體管pmos3和pmos21以及nmos晶體管nmos5和nmos21，如圖28中所示的匹配放大器中間部件492[m]的第二級nor電路63的情況。

圖30中所示的第二級nor電路59進(jìn)一步包括pmos晶體管pmos41和nmos晶體管nmos61，這與在圖28中所示的匹配放大器中間部件492[m]中采用的晶體管不同。

pmos晶體管pmos41被設(shè)置在vdd電源和pmos晶體管pmos3之間，并且具有耦合到通過反相器電路203使內(nèi)部數(shù)據(jù)布線maout0[m]反相所獲得的信號的柵極。

nmos晶體管nmos61被設(shè)置在節(jié)點2b和節(jié)點ndd2之間，并且具有耦合到通過反相器電路203使內(nèi)部數(shù)據(jù)布線maout0[m]反相所獲得的信號的柵極。

與圖28中所示的匹配放大器中間部件492[m]的緩沖器部件bf2不同，緩沖器部件bf12包括兩級反相器201和196。

在實施例3的修改示例3中將匹配線ml劃分成三個部分的情況下，通過將圖24中所示的匹配放大器第一部件改變成圖29中所示的匹配放大器第一部件，例如，通過將圖24中所示的匹配放大器中間部件改變成圖30中所示的匹配放大器中間部件，并且通過將空搜索激活信號dmy_mae輸入到匹配放大器第一部件和匹配放大器第二部件中的每個nor電路，能夠在第二級nor電路中強(qiáng)制地生成一致數(shù)據(jù)，并且易于執(zhí)行空搜索操作。

當(dāng)匹配線被劃分成第一塊至第(2n+1)塊(n為自然數(shù))時，匹配放大器包括作為第一級的如圖27中所示的相同的匹配放大器第一部件491、作為第二至第n確定電路的如圖28中所示的相同的匹配放大器中間部件492、作為第(n+1)確定電路的與圖30中所示的相同的匹配放大器中間部件592以及作為輸出鎖存電路的與圖6中所示的相同的匹配放大器最后部件13[m]。還對每個條目提供使第一至第(n+1)確定電路與鎖存電路串聯(lián)耦合的內(nèi)部數(shù)據(jù)布線。根據(jù)本配置，通過將空搜索激活信號dmy_mae輸入到包括在匹配放大器第一部件和匹配放大器中間部件中的每個nor電路，能夠在第二級nor電路中強(qiáng)制地生成一致數(shù)據(jù)，并且易于執(zhí)行空搜索操作。

[實施例4]

在實施例4中，將進(jìn)一步消耗另一電流的功能添加到根據(jù)實施例3的空搜索操作中。

圖31圖示了時序控制電路78的配置。時序控制電路78被包括在圖1中所示的控制電路510中。

如圖31所示，時序控制電路78包括延遲電路71、nor電路72和反相器73。

延遲電路71包括兩級反相器74和76以及設(shè)置在反相器74和反相器76間的節(jié)點與地之間的電容元件75。

延遲電路71使在控制電路50的預(yù)定電路中生成的預(yù)鎖存信號malat0延遲預(yù)定時間。

開關(guān)77選擇延遲電路71的輸出和預(yù)鎖存信號malat0中的一個，并且將選擇的一個輸出到nor電路72。開關(guān)77在空搜索中選擇和輸出預(yù)鎖存信號malat0，并且在正常操作中選擇和輸出延遲電路71的輸出(即，通過延遲預(yù)鎖存信號malat0所獲得的信號)。

nor電路72輸出預(yù)鎖存信號malat0和開關(guān)77的輸出的反相邏輯相加，即，通過延遲預(yù)鎖存信號malat0所獲得的信號。

反相器73使nor電路72的輸出反相，并且將其作為預(yù)鎖存信號malat輸出到圖6中所示的匹配放大器最后部件13[m]的預(yù)鎖存121。

在正常操作中，通過開關(guān)77來選擇延遲電路71，并且輸出通過僅延遲預(yù)鎖存信號malat0的下降沿所獲得的預(yù)鎖存信號malat。

在空操作中，圖31中所示的開關(guān)77不選擇延遲電路71；因此，可以比在正常操作中更容易地提前預(yù)鎖存信號malat的下降沿。

圖32是實施例4的時序圖。如圖32所示，當(dāng)在傳送一致數(shù)據(jù)之前，將預(yù)鎖存信號malat激活到“l(fā)”電平時，存在輸出指示在備用狀態(tài)中不一致狀態(tài)的數(shù)據(jù)(無效數(shù)據(jù))的問題。因此，在過去，在一致數(shù)據(jù)傳播之前一直延遲預(yù)鎖存信號的下降沿。

與之相比，在本實施例中，空搜索操作中，與匹配放大器激活信號mae的上升沿一起提前預(yù)鎖存信號malat的下降沿。因此，使無效數(shù)據(jù)有意地傳送到預(yù)鎖存。因此，通過在作為其輸出的預(yù)鎖存121內(nèi)的數(shù)據(jù)布線中和預(yù)鎖存數(shù)據(jù)布線中強(qiáng)制充電和放電，可以增加消耗電流。因此，與如實施例3中僅執(zhí)行空搜索操作的情況相比，能夠進(jìn)一步增加消耗電流。

圖33是圖示實施例4、實施例5或?qū)嵤├?中的每個操作中的電源電壓的振蕩的說明性示圖。

如圖33所示，通過在nop、sram寫操作或sram讀操作時，執(zhí)行空搜索操作，可以緩和電源電壓的振蕩，如實施例3的情況。

在實施例4中，通過執(zhí)行預(yù)鎖存121內(nèi)的數(shù)據(jù)布線和作為其輸出的預(yù)鎖存數(shù)據(jù)布線的充電和放電來增加功耗。因此，能夠使在空搜索操作中的消耗電流接近正常操作中的消耗電流；因此，能夠消除絕大部分的電源電壓的振蕩。

[實施例5]

圖34圖示了時序控制電路88的配置。

該時序控制電路88被包括在圖1中所示的控制電路510中。如圖34所示，時序控制電路88包括延遲電路81、nor電路82和反相器83。

延遲電路81包括兩級反相器84和86以及設(shè)置在反相器84和反相器86間的節(jié)點和地之間的電容元件85。

延遲電路81使在控制電路510的預(yù)定電路中生成的輸出鎖存信號malat_sync0延遲預(yù)定時間。

開關(guān)87選擇延遲電路81的輸出和輸出鎖存信號malat_sync0中的一個，并且將所選擇的一個輸出到nor電路82。開關(guān)87在空搜索中選擇和輸出該輸出鎖存信號malat_sync0，并且在正常操作中，選擇和輸出延遲電路81的輸出(即，通過延遲輸出鎖存信號malat_sync0所獲得的信號)。

nor電路82輸出該輸出鎖存信號malat_sync0和開關(guān)77的輸出的反相邏輯相加。

反相器83使nor電路82的輸出反相，并且將其作為輸出鎖存信號malat_sync0輸出到圖6中所示的匹配放大器最后部件13[m]的輸出鎖存電路122。

在正常操作中，通過開關(guān)87選擇延遲電路81，并且輸出通過僅延遲預(yù)鎖存信號malat0的下降沿所獲得的預(yù)鎖存信號malat_sync。

在空操作中，圖34中所示的開關(guān)87不選擇延遲電路81；因此，能比在正常操作中更容易地提前輸出鎖存信號malat_sync0的下降沿。

圖35是實施例5的時序圖。與匹配放大器激活信號mae的上升沿和預(yù)鎖存信號malat的下降沿一起提前輸出鎖存信號malat_sync的下降沿。因此，使無效數(shù)據(jù)有意地傳送到輸出鎖存122內(nèi)部的數(shù)據(jù)布線和其輸出數(shù)據(jù)布線maoutn[m]。因此，可以比實施例5進(jìn)一步增加消耗電流。因此，能夠進(jìn)一步改進(jìn)電源電壓的振蕩。

[實施例6]

在實施例6中，將進(jìn)一步增加輸出數(shù)據(jù)布線的充電和放電電流的功能增加到實施例5中的功能。

圖36是圖示根據(jù)實施例6的耦合到輸出數(shù)據(jù)布線的負(fù)載電容的說明性示圖。

根據(jù)空搜索負(fù)載電容信號dmy_mae_c將所提供的負(fù)載電容與輸出數(shù)據(jù)布線maoutn[m]耦合或去耦合。

在正常操作中，去激活空搜索負(fù)載電容信號dmy_mae_c，以使負(fù)載電容65與輸出數(shù)據(jù)布線maoutn[m]去耦合。在空搜索操作中，激活空搜索負(fù)載電容信號dmy_mae_c，以將負(fù)載電容65耦合到輸出數(shù)據(jù)布線maoutn[m]。因此，可以進(jìn)一步增加空搜索操作中的消耗電流。

[實施例6的修改示例1]

圖37是圖示根據(jù)實施例6的修改示例1的耦合到輸出數(shù)據(jù)布線的負(fù)載電容的說明圖。

所提供的負(fù)載電容61_0-61_n根據(jù)空搜索負(fù)載電容信號dmy_mae_c[0]-dmy_mae_c[n]與輸出數(shù)據(jù)布線maoutn[m]耦合或去耦合。

通過空搜索負(fù)載電容信號dmy_mae_c[0]-dmy_mae_c[n]使多個負(fù)載電容61_0-61_n切換成激活，能夠?qū)⑾碾娏鞯拇笮≌{(diào)整為與操作模式(寫操作、讀操作和nop)成比例的值。

[修改示例至整個實施例]

cam單元的配置不限于圖2中所述。

圖38圖示了cam單元的修改示例的配置。本cam單元被稱為tcam(三元cam)，并且可以存儲四個值“l(fā)”、“h”、“總是命中(總是一致)”和“總是未命中(總是不一致)”中的任何一個。這些cam單元可以根據(jù)應(yīng)用來選擇配置。一些cam單元可以由dram和邏輯電路組成。在cam單元的每個sram中，為了驗證(是否正常地執(zhí)行數(shù)據(jù)寫入的確認(rèn))，數(shù)據(jù)庫的寫是可能的，并且讀也是可能的。

如圖38所示，cam單元1601包括sramx、sramy和搜索部件1351。

sramx和sramy分別存儲二進(jìn)制“l(fā)”或“h”中的一個。

搜索部件1351包括搜索晶體管n155-n158。搜索晶體管n155-n158采用hvthnmos晶體管，以便于減少截止?fàn)顟B(tài)漏電流。搜索晶體管n158的柵極耦合到指示搜索數(shù)據(jù)的搜索線sl。搜索晶體管n156的柵極耦合到指示搜索數(shù)據(jù)的搜索線/sl。

當(dāng)搜索線sl位于“h”電平并且sramx的內(nèi)部/bl位于“h”電平時，或者當(dāng)搜索線/sl位于“h”并且sramy的內(nèi)部bl位于“h”電平時，預(yù)先預(yù)充電到匹配線ml的高電位對地放電。

本領(lǐng)域的技術(shù)人員應(yīng)理解到，對于所有觀點，本申請中公開的實施例是示例性而不是限制性的。本發(fā)明的范圍不僅通過上文給出的說明性描述而且通過權(quán)利要求書的范圍來圖示，意味著各種改進(jìn)、組合和改變均會發(fā)生，只要它們落在權(quán)利要求書或其等效的范圍內(nèi)。