本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，更為具體的說(shuō)，涉及一種讀取方法及閃存存儲(chǔ)器裝置。

背景技術(shù)：

nand型閃存做為一種非易失性存儲(chǔ)器，由于其集成度高的特性，已經(jīng)成為大容量存儲(chǔ)器裝置的重要關(guān)鍵組成部分。但是因?yàn)閚and型閃存存儲(chǔ)器，其組成非易失性存儲(chǔ)單元陣列的所有存儲(chǔ)單元的接地端最終都通過(guò)共源線(xiàn)連接到一起，所以隨著存儲(chǔ)單元陣列的擴(kuò)大，在采用全位線(xiàn)讀取方法進(jìn)行讀取操作時(shí)，共源線(xiàn)噪聲影響就越來(lái)越大，甚至造成讀取操作錯(cuò)誤，因而，在進(jìn)行讀取操作時(shí)，降低共源線(xiàn)噪聲就變得尤為重要。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種讀取方法及閃存存儲(chǔ)器裝置，首先對(duì)全部存儲(chǔ)單元進(jìn)行第一次感應(yīng)操作，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，通過(guò)兩次感應(yīng)操作對(duì)閃存存儲(chǔ)器裝置進(jìn)行讀取，以降低共源線(xiàn)的噪聲，保證讀取操作的準(zhǔn)確率高。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種讀取方法，應(yīng)用于閃存存儲(chǔ)器裝置，所述閃存存儲(chǔ)器裝置包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，包括：

判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元，若是，則對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；

對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

可選的，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同；

以及，所述第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。可選的，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列不是所述全部存儲(chǔ)單元，且判斷為讀取預(yù)設(shè)數(shù)量的存儲(chǔ)單元時(shí)，則對(duì)所述存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，且對(duì)所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元進(jìn)行一次預(yù)設(shè)感應(yīng)操作，其中，在所述預(yù)設(shè)感應(yīng)操作時(shí)字線(xiàn)上施加的電壓與所述第一次感應(yīng)操作和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同，且所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

可選的，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的一半，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間與第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間相同。

可選的，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的四分之一，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

相應(yīng)的，本發(fā)明還提供了一種閃存存儲(chǔ)器裝置，包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，還包括：

判斷單元，所述判斷單元用于判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元；

以及，處理單元，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元時(shí)，所述處理單元用于對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

可選的，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同。

可選的，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列不是所述全部存儲(chǔ)單元，且判斷為讀取預(yù)設(shè)數(shù)量的存儲(chǔ)單元時(shí)，所述處理單元用于對(duì)所述存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，且對(duì)所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元進(jìn)行一次預(yù)設(shè)感應(yīng)操作，其中，在所述預(yù)設(shè)感應(yīng)操作時(shí)字線(xiàn)上施加的電壓與所述第一次感應(yīng)操作和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同，且所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

可選的，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的一半，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間與第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間相同；

以及，所述第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

可選的，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的四分之一，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

本發(fā)明提供了一種讀取方法及閃存存儲(chǔ)器裝置，讀取方法應(yīng)用于閃存存儲(chǔ)器裝置，所述閃存存儲(chǔ)器裝置包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，包括：判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元，若是，則對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案，對(duì)于非易失性半導(dǎo)體存儲(chǔ)單元陣列進(jìn)行兩次感應(yīng)操作，首先對(duì)全部存儲(chǔ)單元進(jìn)行第一次感應(yīng)操作，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，第一次感應(yīng)操作時(shí)間小于第二次感應(yīng)操作時(shí)間。因第一次感應(yīng)時(shí)間短，所以只有開(kāi)態(tài)電流較大的存儲(chǔ)單元會(huì)被判定為開(kāi)態(tài)，而其余開(kāi)態(tài)電流較小的存儲(chǔ)單元?jiǎng)t被判定為關(guān)態(tài)，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，由于在第二次感應(yīng)操作中，開(kāi)態(tài)電流較大的存儲(chǔ)單元不再參與，需要感應(yīng)的存儲(chǔ)單元數(shù)量減少，總的流過(guò)陣列的導(dǎo)通電流減少，共源線(xiàn)噪聲減小，而第二次感應(yīng)時(shí)間比第一次長(zhǎng)，且在規(guī)定范圍內(nèi)，所以可以感應(yīng)出剩余的開(kāi)態(tài)存儲(chǔ)單元。故而，本發(fā)明提供的技術(shù)方案能夠通過(guò)兩次感應(yīng)操作對(duì)閃存存儲(chǔ)器裝置進(jìn)行讀取，以降低共源線(xiàn)的噪聲，保證讀取操作的準(zhǔn)確率高。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請(qǐng)實(shí)施例提供的一種讀取方法的流程圖；

圖2a為本申請(qǐng)實(shí)施例提供的一種lsb讀取操作示意圖；

圖2b為本申請(qǐng)實(shí)施例提供的一種msb讀取操作示意圖；

圖3為本申請(qǐng)實(shí)施例提供的另一種讀取方法的流程圖；

圖4為本申請(qǐng)實(shí)施例提供的一種閃存存儲(chǔ)器裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

正如背景技術(shù)所述，因?yàn)閚and型閃存存儲(chǔ)器，其組成非易失性存儲(chǔ)單元陣列的所有存儲(chǔ)單元的接地端最終都通過(guò)共源線(xiàn)連接到一起，所以隨著存儲(chǔ)單元陣列的擴(kuò)大，在采用全位線(xiàn)讀取方法進(jìn)行讀取操作時(shí)，共源線(xiàn)噪聲影響就越來(lái)越大，甚至造成讀取操作錯(cuò)誤，因而，在進(jìn)行讀取操作時(shí)，降低共源線(xiàn)噪聲就變得尤為重要。

基于此，本申請(qǐng)實(shí)施例提供了一種讀取方法及閃存存儲(chǔ)器裝置，首先對(duì)全部存儲(chǔ)單元進(jìn)行第一次感應(yīng)操作，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，通過(guò)兩次感應(yīng)操作對(duì)閃存存儲(chǔ)器裝置進(jìn)行讀取，以降低共源線(xiàn)的噪聲，保證讀取操作的準(zhǔn)確率高。為實(shí)現(xiàn)上述目的，本申請(qǐng)實(shí)施例提供的技術(shù)方案如下，具體結(jié)合圖1至圖4所示，對(duì)本申請(qǐng)實(shí)施例提供的技術(shù)方案進(jìn)行詳細(xì)的描述。

參考圖1所示，為本申請(qǐng)實(shí)施提供的一種讀取方法的流程圖，其中，讀取方法應(yīng)用于閃存存儲(chǔ)器裝置，所述閃存存儲(chǔ)器裝置包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，讀取方法包括：

s1、判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元；

s2、若是，則對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；

s3、對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

由上述內(nèi)容可知，本申請(qǐng)實(shí)施例提供的技術(shù)方案，對(duì)于非易失性半導(dǎo)體存儲(chǔ)單元陣列進(jìn)行兩次感應(yīng)操作，首先對(duì)全部存儲(chǔ)單元進(jìn)行第一次感應(yīng)操作，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，第一次感應(yīng)操作時(shí)間小于第二次感應(yīng)操作時(shí)間。因第一次感應(yīng)時(shí)間短，所以只有開(kāi)態(tài)電流較大的存儲(chǔ)單元會(huì)被判定為開(kāi)態(tài)，而其余開(kāi)態(tài)電流較小的存儲(chǔ)單元?jiǎng)t被判定為關(guān)態(tài)，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，由于在第二次感應(yīng)操作中，開(kāi)態(tài)電流較大的存儲(chǔ)單元不再參與，需要感應(yīng)的存儲(chǔ)單元數(shù)量減少，總的流過(guò)陣列的導(dǎo)通電流減少，共源線(xiàn)噪聲減小。而第二次感應(yīng)時(shí)間比第一次長(zhǎng)，且在規(guī)定范圍內(nèi)，所以可以感應(yīng)出剩余的開(kāi)態(tài)存儲(chǔ)單元，完成整個(gè)讀操作。故而，本申請(qǐng)實(shí)施例提供的技術(shù)方案能夠通過(guò)兩次感應(yīng)操作對(duì)閃存存儲(chǔ)器裝置進(jìn)行讀取，以降低共源線(xiàn)的噪聲，保證讀取操作的準(zhǔn)確率高。

在本申請(qǐng)一實(shí)施例中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同。

以及，優(yōu)選的所述第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間，保證最終感應(yīng)更加精確。

下面具體結(jié)合圖2a和圖2b所示，對(duì)本申請(qǐng)實(shí)施例提供的讀取方法進(jìn)行詳細(xì)的描述。需要說(shuō)明的是，一次讀取操作在位線(xiàn)上都包括位線(xiàn)預(yù)充、感應(yīng)、鎖存三部分，其相應(yīng)時(shí)間分別對(duì)應(yīng)為tpre、tdev、tsense，對(duì)此與現(xiàn)有技術(shù)相同，故不做多余贅述。

參考圖2a所示，為本申請(qǐng)實(shí)施例提供的一種lsb讀取操作示意圖，第一次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre1、tdev1、tsense1，以及，第二次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre2、tdev2、tsense2。其中，對(duì)存儲(chǔ)單元的字線(xiàn)wl上施加電壓vrd2，一次完整的lsb讀取操作包括兩次感應(yīng)操作為第一次感應(yīng)操作和第二次感應(yīng)操作。其中，第一次感應(yīng)操作的感應(yīng)時(shí)間tdev1小于第二次感應(yīng)操作的感應(yīng)時(shí)間tdev2。因第一次感應(yīng)時(shí)間比第二次感應(yīng)時(shí)間短，所以只有開(kāi)態(tài)電流較大的存儲(chǔ)單元會(huì)被判定為開(kāi)態(tài)。而第二次感應(yīng)，將在第一次的基礎(chǔ)上，讀出剩余的存儲(chǔ)狀態(tài)為開(kāi)態(tài)存儲(chǔ)單元。而且，由于在對(duì)第二次感應(yīng)操作時(shí)需要預(yù)充的位線(xiàn)減少，故而，第二次感應(yīng)操作的位線(xiàn)預(yù)充時(shí)間tpre2小于第一次感應(yīng)操作的位線(xiàn)預(yù)充時(shí)間tpre1。

參考圖2b所示，為本申請(qǐng)實(shí)施例提供的一種msb讀取操作示意圖，對(duì)于msb讀取操作分為兩次讀取，且每次讀取均包括兩次感應(yīng)操作，即，第一次讀取包括第一次感應(yīng)操作和第二次感應(yīng)操作，其中，第一次讀取中第一次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre3、tdev3、tsense3，以及，第二次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre4、tdev4、tsense4；以及，第二次讀取中第一次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre3’、tdev3’、tsense3’，以及，第二次感應(yīng)操作對(duì)應(yīng)位線(xiàn)預(yù)充、感應(yīng)、鎖存的時(shí)間分別對(duì)應(yīng)為tpre4’、tdev4’、tsense4’。其中，在第一次讀取時(shí)對(duì)字線(xiàn)wl上施加電壓vrd1，以及，在第二次讀取時(shí)對(duì)字線(xiàn)wl上施加電壓vrd3，其中，每次讀取中第一次感應(yīng)操作的感應(yīng)時(shí)間小于第二次感應(yīng)操作的感應(yīng)時(shí)間，因第一次感應(yīng)時(shí)間短，所以只有開(kāi)態(tài)電流較大的存儲(chǔ)單元會(huì)被判定為開(kāi)態(tài)。而第二次感應(yīng)，將在第一次感應(yīng)的基礎(chǔ)上，讀出剩余的存儲(chǔ)狀態(tài)為開(kāi)態(tài)存儲(chǔ)單元。具體的，參考圖3所示，為本申請(qǐng)實(shí)施例提供的另一種讀取方法的流程圖，其中，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列不是所述全部存儲(chǔ)單元，且判斷為讀取預(yù)設(shè)數(shù)量的存儲(chǔ)單元時(shí)，s4、則對(duì)所述存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，且對(duì)所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元進(jìn)行一次預(yù)設(shè)感應(yīng)操作(其中，通過(guò)控制位線(xiàn)對(duì)預(yù)設(shè)數(shù)量的存儲(chǔ)單元進(jìn)行感應(yīng)操作)，其中，在所述預(yù)設(shè)感應(yīng)操作時(shí)字線(xiàn)上施加的電壓與所述第一次感應(yīng)操作和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同，且所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

其中，部分存儲(chǔ)單元可以為1/2數(shù)量的存儲(chǔ)單元，即，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的一半，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間與第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間相同。

此外，部分存儲(chǔ)單元還可以為1/4數(shù)量的存儲(chǔ)單元，即，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的四分之一，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

需要說(shuō)明的是，部分存儲(chǔ)單元還可以為其他數(shù)量的存儲(chǔ)單元，對(duì)此本申請(qǐng)不做具體限制，需要根據(jù)實(shí)際應(yīng)用進(jìn)行具體設(shè)計(jì)，通過(guò)將預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間設(shè)定不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間，以保證共源線(xiàn)的噪聲低，保證讀取準(zhǔn)確率高。

相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種閃存存儲(chǔ)器裝置，參考圖4所示，為本申請(qǐng)實(shí)施例提供的一種閃存存儲(chǔ)器裝置的結(jié)構(gòu)示意圖，其中，閃存存儲(chǔ)器裝置包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，還包括：

判斷單元100，所述判斷單元100用于判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元；

以及，處理單元200，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元時(shí)，所述處理單元200用于對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

其中，wl<0>～wl<m>為閃存存儲(chǔ)器裝置的字線(xiàn)，s1～s4為位線(xiàn)，ssl為連接至位線(xiàn)的開(kāi)關(guān)管的柵端控制線(xiàn)，gsl為連接至共源線(xiàn)gl的開(kāi)關(guān)管的柵端控制線(xiàn)，以及，每條位線(xiàn)連接至位線(xiàn)檢測(cè)電路。

在本申請(qǐng)一實(shí)施例中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同。

以及，優(yōu)選的所述第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間，保證最終感應(yīng)更加精確。

在本申請(qǐng)一實(shí)施例中，還可以讀取部分存儲(chǔ)單元。具體的，在判斷讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列不是所述全部存儲(chǔ)單元，且判斷為讀取預(yù)設(shè)數(shù)量的存儲(chǔ)單元時(shí)，所述處理單元200用于對(duì)所述存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，且對(duì)所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元進(jìn)行一次預(yù)設(shè)感應(yīng)操作，其中，在所述預(yù)設(shè)感應(yīng)操作時(shí)字線(xiàn)上施加的電壓與所述第一次感應(yīng)操作和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓相同，且所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

其中，部分存儲(chǔ)單元可以為1/2數(shù)量的存儲(chǔ)單元，即，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的一半，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間與第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間相同。

此外，部分存儲(chǔ)單元還可以為1/4數(shù)量的存儲(chǔ)單元，所述預(yù)設(shè)數(shù)量的存儲(chǔ)單元為所述全部存儲(chǔ)單元的四分之一，其中，所述預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

需要說(shuō)明的是，部分存儲(chǔ)單元還可以為其他數(shù)量的存儲(chǔ)單元，對(duì)此本申請(qǐng)不做具體限制，需要根據(jù)實(shí)際應(yīng)用進(jìn)行具體設(shè)計(jì)，通過(guò)將預(yù)設(shè)感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間設(shè)定不小于第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間，以保證共源線(xiàn)的噪聲低，保證讀取準(zhǔn)確率高。

本申請(qǐng)實(shí)施例提供了一種讀取方法及閃存存儲(chǔ)器裝置，讀取方法應(yīng)用于閃存存儲(chǔ)器裝置，所述閃存存儲(chǔ)器裝置包括非易失性半導(dǎo)體存儲(chǔ)單元陣列，包括：判斷是否讀取所述非易失性半導(dǎo)體存儲(chǔ)單元陣列的全部存儲(chǔ)單元，若是，則對(duì)所述全部存儲(chǔ)單元相應(yīng)字線(xiàn)施加電壓，以進(jìn)行第一次感應(yīng)操作；對(duì)在所述第一次感應(yīng)操作后，判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在所述第一次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓和第二次感應(yīng)操作時(shí)字線(xiàn)上施加的電壓的差值在預(yù)設(shè)范圍內(nèi)，以及，所述第二次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間不小于第一次感應(yīng)操作對(duì)應(yīng)感應(yīng)時(shí)間。

由上述內(nèi)容可知，本申請(qǐng)實(shí)施例提供的技術(shù)方案，對(duì)于非易失性半導(dǎo)體存儲(chǔ)單元陣列進(jìn)行兩次感應(yīng)操作，首先對(duì)全部存儲(chǔ)單元進(jìn)行第一次感應(yīng)操作，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，其中，在第一次感應(yīng)操作時(shí)間小于第二次感應(yīng)操作時(shí)間。因第一次感應(yīng)時(shí)間短，所以只有開(kāi)態(tài)電流較大的存儲(chǔ)單元會(huì)被判定為開(kāi)態(tài)，而其余開(kāi)態(tài)電流較小的存儲(chǔ)單元?jiǎng)t被判定為關(guān)態(tài)，而后對(duì)判定為關(guān)態(tài)的存儲(chǔ)單元進(jìn)行第二次感應(yīng)操作，由于在第二次感應(yīng)操作中，開(kāi)態(tài)電流較大的存儲(chǔ)單元不再參與，需要感應(yīng)的存儲(chǔ)單元數(shù)量減少，總的流過(guò)陣列的導(dǎo)通電流減少，共源線(xiàn)噪聲減小，而第二次感應(yīng)時(shí)間長(zhǎng)，所以可以將剩余的存儲(chǔ)為開(kāi)態(tài)的存儲(chǔ)單元順利讀出。故而，本申請(qǐng)實(shí)施例提供的技術(shù)方案能夠通過(guò)兩次感應(yīng)操作對(duì)閃存存儲(chǔ)器裝置進(jìn)行讀取，以降低共源線(xiàn)的噪聲，保證讀取操作的準(zhǔn)確率高。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專(zhuān)業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。