一種內存測試方法和系統的制作方法
【技術領域】
[0001]本發(fā)明屬于內存性能測試技術領域，尤其涉及一種內存測試方法和系統。
【背景技術】
[0002]為了有效確認系統內存的穩(wěn)定性、可靠性等訪問性能，往往需在系統內存滿負載運行的場景下，長時間觀測高負荷內存的真實運行情況，以判斷其是否達到預期標準。
[0003]目前，一般需采用專門的硬件設備實現系統內存的滿載測試，成本高、代價大，從而增加了展開和實施系統內存滿載測試的難度。
【發(fā)明內容】
[0004]有鑒于此，本發(fā)明的目的在于提供一種內存測試方法和系統，旨在克服現有技術因需采用專門的硬件設備進行內存滿載測試，而導致的測試成本高、代價大等弊端。
[0005]為此，本發(fā)明公開如下技術方案:
[0006]一種內存測試方法，包括:
[0007]接收用戶的壓力添加請求，所述壓力添加請求包括壓力算法和待測內存物理地址的目標解析區(qū)域，所述目標解析區(qū)域為:待測內存的物理地址所包含的各個預設解析區(qū)域中的任意一個區(qū)域；
[0008]將所述壓力算法關聯至所述目標解析區(qū)域；
[0009]在為所述各預設解析區(qū)域分別關聯相應的壓力算法后，接受用戶分別對各預設參數項所設定的參數值；所述各預設參數項為預先集成的、實現內存測試所需的參數項；
[0010]接收用戶的內存測試請求，基于所設定的各預設參數項取值并調用所關聯的各壓力算法進行內存測試。
[0011]上述方法，優(yōu)選的，所述待測內存的物理地址所包含的各預設解析區(qū)域包括:列地址區(qū)域、高端行地址區(qū)域、Rank地址區(qū)域、Bank地址區(qū)域及低端行地址區(qū)域。
[0012]上述方法，優(yōu)選的，所述各預設參數項包括:是否使用cache、讀寫模型、校驗值類型、是否加入直接內存訪問DMA。
[0013]上述方法，優(yōu)選的，還包括如下的預處理過程:
[0014]為待測內存物理地址所包含的各預設解析區(qū)域分別編寫相應的、可使其滿負載運行的壓力算法。
[0015]上述方法，優(yōu)選的，還包括:
[0016]為待測內存所在的印制電路板PCB配置預設的溫濕度環(huán)境，以實現在預設的溫濕度環(huán)境下測試內存。
[0017]上述方法，優(yōu)選的，還包括:
[0018]采集預設數據線及預設時鐘線的電壓信號，并顯示所采集電壓信號的電壓波形，以供用戶依據所顯示的電壓波形驗證內存滿載測試的有效性；
[0019]其中，所述預設數據線及預設時鐘線分別為連接雙倍速率同步DDR控制器與待測內存的數據線、時鐘線。
[0020]一種內存測試系統，包括:
[0021]請求接收模塊，用于接收用戶的壓力添加請求，所述壓力添加請求包括壓力算法和待測內存物理地址的目標解析區(qū)域，所述目標解析區(qū)域為:待測內存的物理地址所包含的各個預設解析區(qū)域中的任意一個區(qū)域；
[0022]算法關聯模塊，用于將所述壓力算法關聯至所述目標解析區(qū)域；
[0023]參數值設定模塊，用于在為所述各預設解析區(qū)域分別關聯相應的壓力算法后，接受用戶分別對各預設參數項所設定的參數值；所述各預設參數項為預先集成的、實現內存測試所需的參數項；
[0024]內存測試模塊，用于接收用戶的內存測試請求，基于所設定的各預設參數項取值并調用所關聯的各壓力算法進行內存測試。
[0025]上述系統，優(yōu)選的，還包括:
[0026]預處理模塊，用于為待測內存物理地址所包含的各預設解析區(qū)域分別編寫相應的、可使其滿負載運行的壓力算法。
[0027]上述系統，優(yōu)選的，還包括:
[0028]環(huán)境配置模塊，用于為待測內存所在的印制電路板PCB配置預設的溫濕度環(huán)境，以實現在預設的溫濕度環(huán)境下測試內存。
[0029]上述系統，優(yōu)選的，還包括:
[0030]驗證處理模塊，用于采集預設數據線及預設時鐘線的電壓信號，并顯示所采集電壓信號的電壓波形，以供用戶依據所顯示的電壓波形驗證內存滿載測試的有效性；
[0031]其中，所述預設數據線及預設時鐘線分別為連接DDR控制器與待測內存的數據線、時鐘線。
[0032]由以上方案可知，本發(fā)明接收用戶的壓力添加請求，該請求包括壓力算法和目標解析區(qū)域，所述目標解析區(qū)域為待測內存的物理地址所包含的各個預設解析區(qū)域中的任意一個區(qū)域；之后，將所述壓力算法關聯至所述目標解析區(qū)域；在為各預設解析區(qū)域分別關聯相應的壓力算法后，接受用戶分別對預先集成的各預設參數項所設定的參數值；在此基礎上，接收用戶的內存測試請求，基于所設定的各參數值，并調用所關聯的各壓力算法進行內存測試。可見，本發(fā)明可通過軟件模擬系統內存滿負載運行的具體場景，進而實現內存滿載測試，不需專門的硬件設備，成本低、代價小，為內存滿載測試的展開和實施帶來了便利。
【附圖說明】
[0033]為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
[0034]圖1是本發(fā)明實施例一公開的內存測試方法的一種流程圖；
[0035]圖2是本發(fā)明實施例一公開的待測內存物理地址的解析區(qū)域劃分示意圖；
[0036]圖3是本發(fā)明實施例二公開的內存測試方法的另一種流程圖；
[0037]圖4是本發(fā)明實施例三公開的內存測試方法的又一種流程圖；
[0038]圖5是本發(fā)明實施例三公開的數據線極限反轉時的信號波形截圖；
[0039]圖6是本發(fā)明實施例三公開的數據線隨機反轉時的信號波形截圖；
[0040]圖7是本發(fā)明實施例四公開的內存測試系統的一種結構示意圖；
[0041]圖8是本發(fā)明實施例四公開的內存測試系統的另一種結構示意圖；
[0042]圖9是本發(fā)明實施例四公開的內存測試系統的又一種結構示意圖。
【具體實施方式】
[0043]為了引用和清楚起見，下文中使用的技術名詞、簡寫或縮寫總結解釋如下:
[0044]DDR:Double Data Rate，雙倍速率同步，是內存的一種協議簡稱。
[0045]PCB:Printed Circuit Board，印制電路板，又稱印刷線路板，是重要的電子部件，是電子元器件的支撐體、電子元器件電氣連接的載體。
[0046]CPU:Central Processing Unit，中央處理器，是一塊超大規(guī)模的集成電路，是一臺計算機的運算核心和控制核心，本申請中，在進行內存測試時，CPU通過DDR控制器訪問內存。
[0047]Bootloader:在嵌入式操作系統中，Bootloader是在操作系統內核運行之前運行?？梢猿跏蓟布O備、建立內存空間映射圖，從而將系統的軟硬件環(huán)境帶到一個合適狀態(tài)，以便為最終調用操作系統內核準備好正確的環(huán)境。
[0048]55aa型:其中，0x55轉換成二進制是0b01010101，Oxaa轉換成二進制是0bl0101010，所以55aa型表示數據是01交替的。
[0049]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0050]實施例一
[0051]本實施例公開一種內存測試方法，參考圖1，所述方法可以包括以下步驟:
[0052]SlOl:接收用戶的壓力添加請求，所述壓力添加請求包括壓力算法和待測內存物理地址的目標解析區(qū)域，所述目標解析區(qū)域為待測內存的物理地址所包含的各個預設解析區(qū)域中的任意一個區(qū)域。
[0053]其中，對于一 PCB (Printed Circuit Board印制電路板)板上的待測內存來說，其映射的物理地址所包含的各個解析區(qū)域為:預先依據待測內存的物理地址解析方式或物理地址中各比特位的作用對待測內存物理地址進行比特位區(qū)間劃分所得的各個區(qū)域，例如，在待測內存所映射的物理地址中，若某段比特位區(qū)間的作用為區(qū)分不同的Rank，則可將該段比特位區(qū)間劃分為Rank地址區(qū)域。
[0054]本實施例以圖2所示的待測內存為例，對本發(fā)明方法進行詳細說明，其中，圖2中待測內存的物理地址共包括5個解析區(qū)域:列地址區(qū)域、高端行地址區(qū)域、Rank地址區(qū)域、Bank地址區(qū)域及低端行地址區(qū)域。
[0055]為了對待測內存進行內存滿載測試，本發(fā)明采用預先設計的壓力算法來模擬系統內存的滿負載壓力，并通過在不同的解析區(qū)域添加不同的壓力算法，實現在測試過程中為各個區(qū)域施加相應的數據訪問負荷?；诖?，在對待測內存進行滿負載測試前，需首先依據待測內存物理地址中各解析區(qū)域的壓力需求，為各解析