半導(dǎo)體存儲(chǔ)器件的制作方法
【專利說(shuō)明】半導(dǎo)體存儲(chǔ)器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]2014年3月25日提交的日本專利申請(qǐng)第2014-061812號(hào)的公開(kāi)的包括說(shuō)明書、附圖和摘要的全文以引用的方式全部并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，尤其涉及一種SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)。
【背景技術(shù)】
[0004]推進(jìn)晶體管元件的小型化的目的在于獲得高集成度。伴隨著小型化，制造差異(manufacturing variat1n)變大，導(dǎo)致晶體管元件的屬性存在顯著差異。伴隨著小型化，在確?？煽啃圆⑶医档碗妷阂詼p少功耗方面也有所進(jìn)步。為此，出現(xiàn)了 SRAM的寫入裕度(write margin)降低的問(wèn)題。
[0005]針對(duì)該問(wèn)題，提出了通過(guò)在寫入的時(shí)候?qū)⑽痪€設(shè)置為負(fù)電壓以便改進(jìn)存儲(chǔ)器單元的存取MOS晶體管的電流驅(qū)動(dòng)能力、來(lái)防止寫入操作的故障的一種方法(專利文件I和2、非專利文件I和2)。
[0006]專利文件I公開(kāi)了一種方法，其中在每個(gè)位線對(duì)中設(shè)置由升壓電容器和用于驅(qū)動(dòng)該升壓電容器的反相器組成的升壓電路，并且選擇和驅(qū)動(dòng)在位線的設(shè)置為接地電壓的一側(cè)的升壓電路。
[0007]專利文件2公開(kāi)了一種方法，其中由升壓電容器和用于驅(qū)動(dòng)該升壓電容器的反相器組成的升壓電路經(jīng)由開(kāi)關(guān)耦合至位線對(duì)中的每一個(gè)位線，并且通過(guò)選擇在位線的被驅(qū)動(dòng)至接地電位的一側(cè)的開(kāi)關(guān)而傳輸負(fù)電壓。
[0008]非專利文件I公開(kāi)了以下方法:將反相器設(shè)置到每個(gè)位線，作為寫入驅(qū)動(dòng)器電路。使兩個(gè)寫入反相器的源極短路并且經(jīng)由功率開(kāi)關(guān)耦合至低電壓側(cè)電源VSS。將升壓電容器耦合至寫入反相器的短路源極。當(dāng)功率開(kāi)關(guān)關(guān)閉時(shí)，僅僅在輸出接地電壓的一側(cè)的反相器的輸出節(jié)點(diǎn)是浮置的。然后，經(jīng)由寫入反相器的輸出接地電壓的匪OS和Y開(kāi)關(guān)將經(jīng)升壓的負(fù)電壓傳輸至位線。
[0009]非專利文件2公開(kāi)了一種針對(duì)雙端口 SRAM的方法，其中位線根據(jù)寫入數(shù)據(jù)將被動(dòng)至接地電壓，然后被浮置，隨后經(jīng)由升壓電容器升壓至負(fù)電壓。
[0010][專利文件]
[0011](專利文件I)日本專利公開(kāi)第2002-298586號(hào)
[0012](專利文件2)日本專利公開(kāi)第2009-295246號(hào)
[0013][非專利文件]
[0014](非專利文件 I) J.Chang 等人的 “A 20nm 112Mb SRAM Design in High K/Metal Gate Technology with Assist Circuitry for Low Leakage and Low VminApplicat1ns”， ISSCCi 130
[0015](非專利文件 2) D.P.Wang等人的“A 45nm Dual-Port SRAM with Write and ReadCapability Enhancement at Low Voltage，，，SOC Conference, 2007 IEEE Internat1nal。

【發(fā)明內(nèi)容】

[0016]另一方面，當(dāng)存在具有不同位線長(zhǎng)度的IP時(shí)，比如編譯的存儲(chǔ)器(compiledmemory)，位線電容隨著位線的長(zhǎng)度而變化。因此，有必要形成單獨(dú)地對(duì)應(yīng)于位線長(zhǎng)度的升壓電容器；因此，這就使得有可能增加芯片面積。
[0017]為了解決上述問(wèn)題，提供了一種可以增加寫入裕度并且抑制芯片面積的增加的半導(dǎo)體存儲(chǔ)器件。
[0018]本發(fā)明的其他問(wèn)題和新穎特征將通過(guò)對(duì)本說(shuō)明書和對(duì)應(yīng)附圖的說(shuō)明而變得清楚。
[0019]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體存儲(chǔ)器件由下列各項(xiàng)組成:多個(gè)存儲(chǔ)器單元，其按矩陣布置；多個(gè)位線對(duì)，其對(duì)應(yīng)于存儲(chǔ)器單元的每一列而布置；寫入驅(qū)動(dòng)器電路，其根據(jù)寫入數(shù)據(jù)將數(shù)據(jù)傳輸至所選列的位線對(duì)；以及寫入輔助電路，其將在所選列的位線對(duì)的低電位側(cè)上的位線驅(qū)動(dòng)至負(fù)電壓電平。寫入輔助電路由下列各項(xiàng)組成:第一信號(hào)布線；第一驅(qū)動(dòng)器電路，其根據(jù)控制信號(hào)驅(qū)動(dòng)第一信號(hào)布線；以及第二信號(hào)布線，其耦合至在低電位側(cè)上的位線，并且用于基于與第一信號(hào)布線的接線間耦合電容、通過(guò)第一驅(qū)動(dòng)器電路的驅(qū)動(dòng)，來(lái)生成負(fù)電壓。
[0020]根據(jù)一個(gè)實(shí)施例，通過(guò)上述配置，可以增加寫入裕度并且抑制芯片面積的增加。
【附圖說(shuō)明】
[0021]圖1是根據(jù)實(shí)施例1的半導(dǎo)體存儲(chǔ)器件的全部配置的概略的說(shuō)明圖；
[0022]圖2是存儲(chǔ)器單元MC的配置的說(shuō)明圖；
[0023]圖3是根據(jù)實(shí)施例1的第一寫入驅(qū)動(dòng)器電路6A和第一位線對(duì)充電電路7A的配置的說(shuō)明圖；
[0024]圖4是根據(jù)實(shí)施例1的第一寫入輔助電路5A和第二寫入輔助電路5B的配置的說(shuō)明圖；
[0025]圖5是根據(jù)實(shí)施例1的在寫入操作中的信號(hào)波形的說(shuō)明圖；
[0026]圖6是根據(jù)實(shí)施例1的信號(hào)布線的布置的說(shuō)明圖；
[0027]圖7是根據(jù)實(shí)施例1的信號(hào)布線的結(jié)構(gòu)的說(shuō)明圖；
[0028]圖8是根據(jù)實(shí)施例1的信號(hào)布線的另一布置的說(shuō)明圖；
[0029]圖9是根據(jù)實(shí)施例1的信號(hào)布線的又一布置的說(shuō)明圖；
[0030]圖10是根據(jù)實(shí)施例1的修改示例的第一寫入輔助電路5A#和第二寫入輔助電路5B#的配置的說(shuō)明圖；
[0031]圖11是根據(jù)實(shí)施例2的第一寫入輔助電路5A的配置的說(shuō)明圖；
[0032]圖12是根據(jù)實(shí)施例3的第一寫入輔助電路5AP和第二寫入輔助電路5BP的配置的說(shuō)明圖；以及
[0033]圖13是根據(jù)實(shí)施例3的在寫入操作中的信號(hào)波形的說(shuō)明圖。
【具體實(shí)施方式】
[0034]將參考對(duì)應(yīng)附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)闡釋。在下文中，相同符號(hào)或者附圖標(biāo)記附加至相同或者相對(duì)應(yīng)的元件并且省略對(duì)其的重復(fù)闡釋。
[0035](實(shí)施例1)
[0036]<半導(dǎo)體存儲(chǔ)器件的全部配置>
[0037]圖1是根據(jù)實(shí)施例1的半導(dǎo)體存儲(chǔ)器件的全部配置的概略的說(shuō)明圖。
[0038]如圖1所圖示，半導(dǎo)體存儲(chǔ)器件由具有按矩陣布置的多個(gè)存儲(chǔ)器單元MC的存儲(chǔ)器單元陣列I組成。存儲(chǔ)器單元陣列I由下列各項(xiàng)組成:多個(gè)字線，其對(duì)應(yīng)于存儲(chǔ)器單元的每一行而設(shè)置；以及多個(gè)位線對(duì)，其對(duì)應(yīng)于存儲(chǔ)器單元的每一列而設(shè)置。此處，存儲(chǔ)器單元MC是所謂的雙端口單元，該雙端口單元由下列各項(xiàng)組成:第一字線WLA和對(duì)應(yīng)的第一位線對(duì)BLA和/BLA、以及第二字線WLB和相應(yīng)的第二位線對(duì)BLB和/BLB。
[0039]半導(dǎo)體存儲(chǔ)器件由下列各項(xiàng)組成:第一行選擇驅(qū)動(dòng)器電路2A，其選擇第一字線WLA;以及第一列選擇電路3A，其生成用于選擇存儲(chǔ)器單元陣列I的第一列的列選擇信號(hào)。半導(dǎo)體存儲(chǔ)器件進(jìn)一步由下列各項(xiàng)組成:第一輸入電路4A，其輸入第一寫入數(shù)據(jù)DA;以及第一寫入驅(qū)動(dòng)器電路6A，其將從第一輸入電路4A傳輸來(lái)的第一寫入數(shù)據(jù)DA傳輸至由第一列選擇電路3A選擇的第一位線對(duì)BLA和/BLA。半導(dǎo)體存儲(chǔ)器件進(jìn)一步由下列各項(xiàng)組成:第一寫入輔助電路5A ;第一位線對(duì)充電電路7A，其對(duì)第一位線對(duì)BLA和/BLA充電；以及第一控制電路8A。
[0040]半導(dǎo)體存儲(chǔ)器件由下列各項(xiàng)組成:第二行選擇驅(qū)動(dòng)器電路2B，其選擇第二字線WLB ;以及第二列選擇電路3B，其生成用于選擇存儲(chǔ)器單元陣列I的第二列的列選擇信號(hào)。半導(dǎo)體存儲(chǔ)器件進(jìn)一步由下列各項(xiàng)組成:第二輸入電路4B，其輸入第二寫入數(shù)據(jù)DB ;第二寫入驅(qū)動(dòng)器電路6B，其將從第二輸入電路4B傳輸來(lái)的第二寫入數(shù)據(jù)DB傳輸至由第二列選擇電路3B選擇的第二位線對(duì)BLB和/BLB ;第二寫入輔助電路5B ;第二位線對(duì)充電電路7B，其對(duì)第二位線對(duì)BLB和/BLB進(jìn)行充電；以及第二控制電路8B。
[0041]第一行選擇驅(qū)動(dòng)器電路2A將第一字線WLA驅(qū)動(dòng)至選擇狀態(tài)，第一字線WLA對(duì)應(yīng)于由從第一控制電路8A輸出的內(nèi)部行地址RAA指定的第一行。
[0042]第一列選擇電路3A生成列選擇信號(hào)，該列選擇信號(hào)根據(jù)從第一控制電路8A輸出的內(nèi)部列地址信號(hào)CAA來(lái)指定存儲(chǔ)器單元陣列I的第一列。
[0043]輸入到第一輸入電路4A中的第一寫入數(shù)據(jù)DA傳輸至第一寫入驅(qū)動(dòng)器電路6A，作為一對(duì)互補(bǔ)數(shù)據(jù)。
[0044]第一寫入驅(qū)動(dòng)器電路6A根據(jù)一對(duì)數(shù)據(jù)，通過(guò)第一列選擇電路3A，將數(shù)據(jù)傳輸至第一位線對(duì)BLA和/BLA ;并且該數(shù)據(jù)被寫入存儲(chǔ)器單元MC中，該存儲(chǔ)器單元MC耦合至由第一行選擇驅(qū)動(dòng)器電路2A選擇的第一字線WLA。
[0045]在完成將數(shù)據(jù)寫入到存儲(chǔ)器單元MC之后，第一位線對(duì)充電電路7A在預(yù)定電壓電平下對(duì)第一位線對(duì)BLA和/BLA進(jìn)行充電。
[0046]第二行選擇驅(qū)動(dòng)器電路2B、第二列選擇電路3B、第二輸入電路4B、第二寫入驅(qū)動(dòng)器電路6B、第二寫入輔助電路5B、第二位線對(duì)充電電路7B和第二控制電路8B的、針對(duì)第二字線WLB和第二位線對(duì)BLB和/BLB的操作，與上文已經(jīng)闡釋的操作相似；因此，省略對(duì)其的詳細(xì)闡釋。
[0047]<存儲(chǔ)器單元MC的配置>
[0048]圖2是存儲(chǔ)器單元MC的配置的說(shuō)明圖。
[0049]如圖2所圖示，存儲(chǔ)器單元MC由第一和第二 CMOS反相器組成。第一 CMOS反相器由下列各項(xiàng)組成:耦合在電壓VDD與電壓VSS之間的、負(fù)載P溝道MOS(場(chǎng)效應(yīng)型)晶體管PQl和驅(qū)動(dòng)器N溝道MOS晶體管NQl。第二 CMOS反相器由下列各項(xiàng)組成:耦合在電壓VDD與電壓VSS之間的、負(fù)載P溝道MOS晶體管PQ2和驅(qū)動(dòng)器N溝道MOS晶體管NQ2。電壓VSS低于電壓VDD。
[0050]第一 CMOS反相器的輸出節(jié)點(diǎn)耦合至第二 COS反相器的輸入節(jié)點(diǎn)，并且第二 CMOS反相器的輸出節(jié)點(diǎn)耦合至第一 CMOS反相器的輸入節(jié)點(diǎn)。因此，配置了所謂的反相器鎖存器。因此，將互補(bǔ)數(shù)據(jù)保持在作為反相器鎖存器的輸出節(jié)點(diǎn)的存儲(chǔ)器節(jié)點(diǎn)MN和/MN處。
[0051]存儲(chǔ)器單元MC由下列各項(xiàng)組成:N溝道存取MOS晶體管NQ3和NQ4，其