Sram單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及SRAM單元并且尤其涉及具有減少的功率需求的這種單元。
【背景技術(shù)】
[0002]數(shù)據(jù)存儲是對于幾乎所有現(xiàn)代數(shù)字電子系統(tǒng)的基本需求。靜態(tài)讀/寫存儲器(SRAM)構(gòu)成了該功能的主要部分，其相對容易集成，由此提供了快速存取和低功率。隨著深亞微米(DSM)幾何結(jié)構(gòu)硅加工的出現(xiàn)，在維持低功耗的同時實現(xiàn)可靠的SRAM存儲的任務(wù)變得越來越有問題，而相反地，需求隨著需要日益增大的存儲器的由電池供電的電子裝置的激增而增長。
[0003]存儲器單元的最常用的設(shè)計是圖1所示的6-晶體管電路并且包括存儲元件以及訪問晶體管(MAl和MA2)，存儲元件由兩個背靠背的反相器([ΜΝΙ,ΜΡΙ]和[ΜΝ2，ΜΡ2])組成，訪問晶體管(MAl和ΜΑ2)通過字線控制(WL)開啟以形成單元的數(shù)據(jù)存儲節(jié)點(NI和Ν2)與外部位線(BLA和BLB)之間的導(dǎo)電路徑。寫入至單元通過以下方式來實現(xiàn):將高電壓施加至BLA或BLB中的一者，同時將低電壓施加至另一者，之后將字線(WL)驅(qū)動為高以激活存取路徑，其允許保持在位線(BLA和BLB)上的電壓電平克服存儲元件的狀態(tài)。字線之后被驅(qū)動為低以斷開存儲單元，而存儲單元將其數(shù)據(jù)存儲保持在新狀態(tài)。從單元讀取通過以下方式來實現(xiàn):首先將兩個位線驅(qū)動至理論上高電平，然后將字線(WL)驅(qū)動為高。之后，BLA或BLB中的一者經(jīng)由存儲單元的低壓側(cè)的訪問裝置被拉低。之后，兩個位線之間的電壓電平的差異可以被感測并用于確定數(shù)據(jù)值。
[0004]該單元的設(shè)計的一個關(guān)鍵部分是NMOS下拉晶體管(MNl和麗2)、NMOS訪問裝置(MAl和ΜΑ2)以及PMOS上拉裝置(MPl和ΜΡ2)的驅(qū)動強度比。特別地，訪問裝置需要相對于上拉裝置足夠大以保證單元狀態(tài)在寫入期間被重寫，但是不能(相對于下拉裝置)太大以致單元在讀取期間變得超負(fù)荷和不穩(wěn)定，由此導(dǎo)致所存儲的數(shù)據(jù)值丟失。
[0005]因此，讀取該單元的行為呈現(xiàn)了其最有挑戰(zhàn)性的操作情況:在存儲元件經(jīng)由訪問裝置被裝載(即，訪問裝置開啟并且兩個位線為高)時保持單元的數(shù)據(jù)。伴隨著由于單獨的裝置的非常小的幾何結(jié)構(gòu)而在DSM技術(shù)上遭受的隨機裝置可變性的不可避免的程度，同時滿足在非常大的存儲器(數(shù)千萬比特)中的所有單元上的可寫性和讀取穩(wěn)定性標(biāo)準(zhǔn)變得非常有挑戰(zhàn)性。
[0006]為了減輕同時解決這些沖突需求的困難，越來越常見的做法是使用諸如圖2所示的8-晶體管單元設(shè)計。這通過增加以下兩個額外的NMOS裝置來有效地將電路的寫入和讀取路徑分開:其柵極被存儲節(jié)點中的一個驅(qū)動的NMOS裝置(MDR)、以及用作針對僅用于讀取操作的單獨的讀取位線(RBL)的訪問裝置的NMOS裝置(MAR)。在該8-晶體管單元設(shè)計上的寫入操作與針對6-晶體管單元的寫入操作相同。然而，針對讀取，代替寫入字線WffL被驅(qū)動為高，單一讀取位線(RBL)首先被預(yù)充電至高電壓并且之后讀取字線(RWL)被驅(qū)動為高。這使得能夠?qū)崿F(xiàn)從讀取位線(RBL)經(jīng)由單元至VSS的數(shù)據(jù)依賴放電路徑，并且因而，讀取位線(RBL)將保持高(由于其電容)或被單元拉低。之后，讀取位線(RBL)的狀態(tài)可以被感測以確定存儲在所選擇位中的數(shù)據(jù)值。
[0007]由傳統(tǒng)的6-晶體管存儲器單元構(gòu)造的存儲器塊在圖3中示出。該塊包含M行N列的單元的陣列，其中字線水平地跨越陣列連接，以及位線垂直地延伸。陣列的方向是任意的(例如，陣列可以同等地被定向以使得字線垂直地跨越陣列連接，以及位線水平地延伸)；然而，按照慣例，字線總是被說成沿著存儲器單元的陣列的行延伸，而位線總是被說成沿著存儲器陣列的列向下延伸。在陣列的底部，存在多路復(fù)用結(jié)構(gòu)，其根據(jù)從供給至存儲器的地址獲得的一組列選擇信號(Sel_l、Sel_2等)來選擇哪一列被訪問(以用于讀取或?qū)懭?。這種塊可以針對存儲器輸入/輸出數(shù)據(jù)字的每個位來復(fù)制。由此，需要N列來針對每單個位存儲數(shù)據(jù)。列多路復(fù)用選擇比率N的值通常由架構(gòu)和布局限制來確定；通常傾向于值4、8或16。最初在每個存儲器存取之前，所有列的位線被預(yù)充電至高狀態(tài)(電路未示出)。
[0008]對于寫入操作，僅針對所需列將位線中的一個或另一個上的電壓(根據(jù)所需輸入數(shù)據(jù)值)驅(qū)動為低，并且之后字線被觸發(fā)為高足夠長時間以將數(shù)據(jù)寫入該單元中。類似地，對于讀取操作，在所需行上的字線被驅(qū)動為高，并且這使得該行上的所有單元試圖將它們的數(shù)據(jù)值映射(assert)至位線上。列中的一個將被列選擇信號啟用以驅(qū)動其位線電壓至讀出放大器，讀出放大器檢測位線上的電壓差以確定存儲器單元的狀態(tài)。
[0009]盡管任何讀取或?qū)懭氩僮髟谌我鈺r間僅針對存儲器塊中N列中的一列，但對于活動行中的每一列，存儲器單元中的訪問裝置將被啟用。這導(dǎo)致在這些操作期間N-1個單元都不必要地試圖將它們的數(shù)據(jù)映射在各自的位線上。這既表示浪費的功率，并且還使這些單元呈現(xiàn)它們的數(shù)據(jù)保持挑戰(zhàn)狀態(tài)(訪問裝置開啟，位線為高)，使得整個行易受外部噪聲影響。
[0010]盡管在標(biāo)準(zhǔn)8-晶體管單元中增加讀取緩沖晶體管允許更靈活地優(yōu)化性能(例如，讀取裝置可以被制造得更大以實現(xiàn)更快的讀取速度而不使得單元無法寫入)，但它沒有解決讀取或?qū)懭氩僮髦械墓β世速M。讀取路徑仍然針對存儲器塊中的所有列被啟用，即使僅一個列是必要的，而寫入路徑與6-晶體管單元相同，并面臨同樣的低效率和易受噪聲影響。
[0011]一些單元設(shè)計已經(jīng)被公布，其試圖通過增加列選擇信號來僅啟動被訪問的單元以解決該功率浪費。一個這樣的設(shè)計在圖4中示出，其中標(biāo)準(zhǔn)6-晶體管增加了與訪問裝置串聯(lián)的兩個附加的晶體管以及額外的列選擇線(CS)以用于控制附加的晶體管。該單元將僅在WffL和CS均為高時被訪問。盡管這解決了浪費功率的問題，但沒有解決所選擇單元在讀取操作期間易受噪聲影響的問題，并且實際上可能使得以實現(xiàn)穩(wěn)健的讀取和寫入的裝置強度的平衡更有問題。
[0012]圖5示出另一單元設(shè)計，其中，位線本身而不是附加的列選擇信號被用于確定單元是否被有效地選擇。圖5的存儲器單元通過實現(xiàn)兩個位線(BLA和BLB)之間的數(shù)據(jù)依賴導(dǎo)電路徑來提供緩沖讀取操作，從而提供用于感測所存儲數(shù)據(jù)的手段，另一選擇是在單元寫入路徑上進行選通以在寫入操作期間提供單元選擇。在該設(shè)計中，并非寫入字線(WWL)經(jīng)由訪問裝置將位線直接耦合至單元中以用于寫入至單元，而是根據(jù)BLA和BLB中的哪一個是高的以及哪一個是低的來啟動至存儲元件的一側(cè)或另一側(cè)上的低位線的下拉路徑。為此，圖5的配置包括連接在BLA和第一節(jié)點(NA)之間的BLB控制開關(guān)(MAXl)、以及連接在BLB和第二節(jié)點(NB)之間的BLA控制開關(guān)(MAX2)。使用該單元的與傳統(tǒng)操作的一個顯著不同在于所有不活動位線的默認(rèn)狀態(tài)應(yīng)該為低，由此關(guān)閉通過MAXl和MAX2的路徑并斷開未選擇列上的所有單元。
[0013]在圖5的設(shè)計中，針對單元的寫入和讀取路徑是分離的，讀取路徑通過由讀取字線(RWL)啟動的兩個位線之間的數(shù)據(jù)依賴導(dǎo)電路徑來實現(xiàn)。圖5的配置與標(biāo)準(zhǔn)6-晶體管單元相比，具有在讀取和寫入操作期間節(jié)省功率的優(yōu)點。另外，在提供緩沖讀取操作時，該配置還避免了穩(wěn)定性問題。然而，這些優(yōu)點以四個附加晶體管和附加控制信號(RWL)為代價來實現(xiàn)。因此，可以理解，期望提供利用較少的部件基本上實現(xiàn)相同的優(yōu)點的改進的配置。

【發(fā)明內(nèi)容】

[0014]因此，根據(jù)本發(fā)明的第一方面，提供一種存儲器單位，包括:
[0015]a)多個存儲器單元組，每個存儲器單元組包括多個存儲器單元，每個存儲器單元通過相應(yīng)的第一和第二訪問晶體管可操作地連接至第一本地位線和第二本地位線，每個存儲器單元與被配置為控制存儲器單元的第一和第二訪問晶體管的字線相關(guān)聯(lián)；
[0016]b)每個存儲器單元組的第一和第二本地位線通過相應(yīng)的第一和第二組訪問開關(guān)可操作地連接至相應(yīng)的第一和第二列位線，第一組訪問開關(guān)被配置為由第二列位線控制，第二組訪問開關(guān)被配置為由第一列位線控制。
[0017]每個存儲器單元組可以優(yōu)選地包括奇數(shù)個的多個存儲器單元。存儲器單位可以包括具有三個存儲器單元的第一存儲器單元組和具有五個存儲器單元的相鄰的第二存儲器單元組。存儲器單位可以包括多個集合存儲器單元組，其中，每個集合存儲器單元組包括具有三個存儲器單元的第一存儲器單元組和具有五個存儲器單元的相鄰的第二存儲器單元組。多個存儲器單元組可以被提供為相鄰存儲器單元組的對，每對包括具有三個存儲器單元的第一存儲器單元組和具有五個存儲器單元的第二存儲器單元組。
[0018]每個存儲器單元可以包括具有相應(yīng)的第一和第二存儲訪問節(jié)點的一對交叉耦合的反相器、可操作地連接至第一存儲節(jié)點的第一訪問晶體管、以及可操作地連接至第二存儲節(jié)點的第二訪問晶體管。第一本地位線可以經(jīng)由第一訪問晶體管可操作地連接至第一存儲節(jié)點，以及第二本地位線可以經(jīng)由第二訪問晶體管可操作地連接至第二存儲節(jié)點。
[0019]與存儲器單元相關(guān)聯(lián)的字線可以連接至存儲器單元的第一訪問晶體管上的柵極和存儲器單元