柵極，所述第一信號(hào)輸出節(jié)點(diǎn)或所述第二信號(hào)輸出節(jié)點(diǎn)中的電壓和電源電壓的差大于所述第五PMOS管的閾值電壓時(shí)使所述第一與非門(mén)的輸出信號(hào)為“1”，通過(guò)降低所述第五PMOS管的閾值電壓提高所述第一與非門(mén)的切換速度從而提高所述鎖存單元的鎖定速度。
[0030]本發(fā)明能使鎖存單元的控制信號(hào)的切換自適應(yīng)靈敏放大器兩個(gè)信號(hào)輸出節(jié)點(diǎn)的電壓變化，使得數(shù)據(jù)讀取時(shí)從信號(hào)輸出節(jié)點(diǎn)充電完畢后到完成鎖存之間的時(shí)間間隔最小化，從而能夠最大限度的提高讀取速度。
【附圖說(shuō)明】
[0031]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0032]圖1是現(xiàn)有基于差分存儲(chǔ)單元的靈敏放大器的電路圖；
[0033]圖2是圖1的各信號(hào)時(shí)序圖；
[0034]圖3是本發(fā)明實(shí)施例基于差分存儲(chǔ)單元的靈敏放大器的電路圖；
[0035]圖4是圖3的各信號(hào)時(shí)序圖。
[0036]
【具體實(shí)施方式】
[0037]如圖3所示，是本發(fā)明實(shí)施例基于差分存儲(chǔ)單元的靈敏放大器的電路圖；本發(fā)明實(shí)施例基于差分存儲(chǔ)單元的靈敏放大器包括第一路徑，第二路徑，鎖存單元，輸出單元，自適應(yīng)控制信號(hào)產(chǎn)生單元101。
[0038]所述第一路徑包括第一預(yù)充電單元、第一選擇開(kāi)關(guān)，所述第二路徑包括第二預(yù)充電單元、第二選擇開(kāi)關(guān)。
[0039]所述第一預(yù)充電單元和所述第二預(yù)充電單元的控制端都連接第一控制信號(hào)A，所述第一預(yù)充電單元用于在所述第一控制信號(hào)A的控制下對(duì)第一信號(hào)輸出節(jié)點(diǎn)netl充電，所述第二預(yù)充電單元用于在所述第一控制信號(hào)A的控制下對(duì)第二信號(hào)輸出節(jié)點(diǎn)net2充電。
[0040]較佳選擇為，所述第一預(yù)充電單元包括第一 PMOS管P2，所述第一 PMOS管P2的源極接電源電壓VDD、柵極接所述第一控制信號(hào)A、漏極接所述第一信號(hào)輸出節(jié)點(diǎn)netl。
[0041]所述第二預(yù)充電單元包括第二 PMOS管P3，所述第二 PMOS管P3的源極接電源電壓VDD、柵極接所述第一控制信號(hào)A、漏極接所述第二信號(hào)輸出節(jié)點(diǎn)net2。
[0042]所述第一選擇開(kāi)關(guān)和所述第二選擇開(kāi)關(guān)的控制端都連接第二控制信號(hào)B，所述第一選擇開(kāi)關(guān)在所述第二控制信號(hào)B的作用下將所述第一信號(hào)輸出節(jié)點(diǎn)netl連接到第一列線CL，所述第二選擇開(kāi)關(guān)在所述第二控制信號(hào)B的控制下將所述第二信號(hào)輸出節(jié)點(diǎn)net2連接到第二列線CLb ;所述第一列線CL和所述第二列線CLb連接到存儲(chǔ)器的存儲(chǔ)單元并互為反相，如所述第一列線CL和所述第二列線CLb在讀時(shí)通過(guò)列選擇管連到一列上不同狀態(tài)的兩個(gè)存儲(chǔ)單元。
[0043]較佳選擇為，所述第一選擇開(kāi)關(guān)包括第一 NMOS管N2，所述第一 NMOS管N2的源極接所述第一列線CL、漏極接所述第一信號(hào)輸出節(jié)點(diǎn)netl。
[0044]所述第二選擇開(kāi)關(guān)包括第二 NMOS管N3，所述第二 NMOS管N3的源極接所述第二列線CLb、漏極接所述第二信號(hào)輸出節(jié)點(diǎn)net2。
[0045]所述鎖存單元的數(shù)據(jù)輸入端連接到所述第一信號(hào)輸出節(jié)點(diǎn)netl和所述第二信號(hào)輸出節(jié)點(diǎn)net2，所述鎖存單元的控制端連接第三控制信號(hào)Bb，在所述第三控制信號(hào)Bb的控制下所述鎖存單元對(duì)所述第一信號(hào)輸出節(jié)點(diǎn)netl和所述第二信號(hào)輸出節(jié)點(diǎn)net2的信號(hào)進(jìn)行鎖存。
[0046]較佳為，所述鎖存單元包括第三NMOS管NO、第四NMOS管N1、第五NMOS管N4、第三PMOS管PO和第四PMOS管P1。
[0047]所述第三NMOS管NO的源極、所述第四NMOS管NI的源極和所述第五NMOS管N4的漏極連接在一起，所述第五NMOS管N4的源極接地；所述第三PMOS管PO的源極和所述第四PMOS管Pl的源極都接電源電壓VDD。
[0048]所述第三NMOS管NO的漏極、所述第四NMOS管NI的柵極、所述第三PMOS管PO的漏極和所述第四PMOS管Pl的柵極都接所述第一信號(hào)輸出節(jié)點(diǎn)netl。
[0049]所述第三NMOS管NO的柵極、所述第四NMOS管NI的漏極、所述第三PMOS管PO的柵極和所述第四PMOS管Pl的漏極都接所述第二信號(hào)輸出節(jié)點(diǎn)net2。
[0050]所述第五NMOS管N4的柵極連接所述第三控制信號(hào)Bb。
[0051]所述第一信號(hào)輸出節(jié)點(diǎn)netl和所述第二信號(hào)輸出節(jié)點(diǎn)net2的數(shù)據(jù)通過(guò)所述輸出單元輸出。較佳選擇為，所述輸出單元包括第三反相器和第四反相器，所述第三反相器的輸入端連接所述第一信號(hào)輸出節(jié)點(diǎn)netl，所述第四反相器的輸入端連接所述第二信號(hào)輸出節(jié)點(diǎn)net2，所述第三反相器的輸出端和所述第四反相器的輸出端輸出一對(duì)反相的輸出信號(hào)Dout0
[0052]所述自適應(yīng)控制信號(hào)產(chǎn)生單元101的輸入端連接所述第一信號(hào)輸出節(jié)點(diǎn)netl、所述第二信號(hào)輸出節(jié)點(diǎn)net2和所述第一控制信號(hào)A，所述自適應(yīng)控制信號(hào)產(chǎn)生單元101的輸出端輸出所述第二控制信號(hào)B和所述第三控制信號(hào)Bb ;
[0053]當(dāng)所述第一控制信號(hào)A切換為使所述第一信號(hào)輸出節(jié)點(diǎn)netl和所述第二信號(hào)輸出節(jié)點(diǎn)net2都充電時(shí)，通過(guò)所述第一控制信號(hào)A使所述第二控制信號(hào)B和所述第三控制信號(hào)Bb切換，切換后的所述第二控制信號(hào)B使所述第一選擇開(kāi)關(guān)和所述第二選擇開(kāi)關(guān)都導(dǎo)通，切換后的所述第三控制信號(hào)Bb使所述鎖存單元的不進(jìn)行信號(hào)鎖存。
[0054]當(dāng)所述第一控制信號(hào)A切換關(guān)斷所述第一信號(hào)輸出節(jié)點(diǎn)netl和所述第二信號(hào)輸出節(jié)點(diǎn)net2的充電時(shí)，通過(guò)所述第一信號(hào)輸出節(jié)點(diǎn)net 1、所述第二信號(hào)輸出節(jié)點(diǎn)net2和所述第一控制信號(hào)A使所述第二控制信號(hào)B和所述第三控制信號(hào)Bb切換，切換后的所述第二控制信號(hào)B使所述第一選擇開(kāi)關(guān)和所述第二選擇開(kāi)關(guān)都斷開(kāi)，切換后的所述第三控制信號(hào)Bb使所述鎖存單元的進(jìn)行信號(hào)鎖存。
[0055]較佳選擇為，所述自適應(yīng)控制信號(hào)產(chǎn)生單元101包括第一與非門(mén)M1、第二與非門(mén)M2、第一反相器M3和第二反相器M4。
[0056]所述第一與非門(mén)Ml的第一輸入端連接所述第一信號(hào)輸出節(jié)點(diǎn)netl、第二輸入端連接所述第二信號(hào)輸出節(jié)點(diǎn)net2。
[0057]所述第二與非門(mén)的第一輸入端連接所述第一控制信號(hào)A，所述第二與非門(mén)的第二輸入端連接所述第一與非門(mén)Ml的輸出端。
[0058]所述第一反相器M3的輸入端連接所述第二與非門(mén)M2的輸出端，所述第一反相器M3的輸出端輸出所述第三控制信號(hào)Bb。
[0059]所述第二反相器M4的輸入端連接所述第一反相器M3的輸出端，所述第二反相器M4的輸出端輸出所述第二控制信號(hào)B。
[0060]較佳為，所述第一與非門(mén)中連接兩個(gè)輸入端對(duì)應(yīng)于兩個(gè)第五PMOS管柵極，所述第一信號(hào)輸出節(jié)點(diǎn)或所述第二信號(hào)輸出節(jié)點(diǎn)中的電壓和電源電壓的差大于所述第五PMOS管的閾值電壓時(shí)使所述第一與非門(mén)Ml的輸出信號(hào)為“1”，通過(guò)降低所述第五PMOS管的閾值電壓提高所述第一與非門(mén)Ml的切換速度從而提高所述鎖存單元的鎖定速度。
[0061]如圖4所示，是圖3的各信號(hào)時(shí)序圖；本發(fā)明實(shí)施例基于差分存儲(chǔ)單元的靈敏放大器的工作原理和過(guò)程為:
[0062]首先本發(fā)明實(shí)施例僅需外部提供一段時(shí)序即第一控制信號(hào)A，第二控制信號(hào)B和和第三控制信號(hào)Bb都由信號(hào)A控制產(chǎn)生。
[0063]原理為:第一控制信號(hào)A置低，則第二控制信號(hào)B和和第三控制信號(hào)Bb分別置高和置低。第一 PMOS管P2、第二 PMOS管P3、第一 NMOS管N2和第二 NMOS管N3都打開(kāi)，開(kāi)始預(yù)充電過(guò)程。
[0064]待第一控制信號(hào)A置高后，預(yù)充電結(jié)