束。此時若第一列線CL 一路電流大，第二列線CLb —路電流小，則對應(yīng)的第一信號輸出節(jié)點netl被拉低(反之第二信號輸出節(jié)點net2被拉低)，節(jié)點netl或net2中的低電壓使第一與非門Ml的第五PMOS管打開并輸出信號“I” ;第二與非門M2的兩個輸入端都為高電平，使得和第一控制信號A為低電平相比，第二控制信號B和和第三控制信號Bb狀態(tài)翻轉(zhuǎn)，第一 NMOS管N2和第二 NMOS管N3關(guān)斷，第五NMOS管N4打開，第五NMOS管打開后會迅速將第一信號輸出節(jié)點netl拉到地電位VSS，第一信號輸出節(jié)點netl為低電位后也會使第四PMOS管Pl打開使得第二信號輸出節(jié)點net2則會通過被拉到電源電壓VDD，最后通過輸出單元輸出信號Dout作為讀出數(shù)據(jù)。
[0065]本發(fā)明實施例中第一與非門Ml中連接兩個輸入端的第五PMOS管采用閾值電壓較低PMOS管即plowvt管，能夠通過降低第五PMOS管的閾值電壓來提高鎖定速度從而縮小第一控制信號A置高后到鎖定之間的時間間隔t2，同時不會對鎖存單元的性能造成影響，最后能提高讀取速度。
[0066]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種基于差分存儲單元的靈敏放大器，其特征在于，包括第一路徑，第二路徑，鎖存單元，輸出單元，自適應(yīng)控制信號產(chǎn)生單元； 所述第一路徑包括第一預充電單元、第一選擇開關(guān)，所述第二路徑包括第二預充電單元、第二選擇開關(guān)； 所述第一預充電單元和所述第二預充電單元的控制端都連接第一控制信號，所述第一預充電單元用于在所述第一控制信號的控制下對第一信號輸出節(jié)點充電，所述第二預充電單元用于在所述第一控制信號的控制下對第二信號輸出節(jié)點充電； 所述第一選擇開關(guān)和所述第二選擇開關(guān)的控制端都連接第二控制信號，所述第一選擇開關(guān)在所述第二控制信號的作用下將所述第一信號輸出節(jié)點連接到第一列線，所述第二選擇開關(guān)在所述第二控制信號的控制下將所述第二信號輸出節(jié)點連接到第二列線；所述第一列線和所述第二列線連接到存儲器的存儲單元并互為反相； 所述鎖存單元的數(shù)據(jù)輸入端連接到所述第一信號輸出節(jié)點和所述第二信號輸出節(jié)點，所述鎖存單元的控制端連接第三控制信號，在所述第三控制信號的控制下所述鎖存單元對所述第一信號輸出節(jié)點和所述第二信號輸出節(jié)點的信號進行鎖存； 所述第一信號輸出節(jié)點和所述第二信號輸出節(jié)點的數(shù)據(jù)通過所述輸出單元輸出； 所述自適應(yīng)控制信號產(chǎn)生單元的輸入端連接所述第一信號輸出節(jié)點、所述第二信號輸出節(jié)點和所述第一控制信號，所述自適應(yīng)控制信號產(chǎn)生單元的輸出端輸出所述第二控制信號和所述第三控制信號； 當所述第一控制信號切換為使所述第一信號輸出節(jié)點和所述第二信號輸出節(jié)點都充電時，通過所述第一控制信號使所述第二控制信號和所述第三控制信號切換，切換后的所述第二控制信號使所述第一選擇開關(guān)和所述第二選擇開關(guān)都導通，切換后的所述第三控制信號使所述鎖存單元的不進行信號鎖存； 當所述第一控制信號切換關(guān)斷所述第一信號輸出節(jié)點和所述第二信號輸出節(jié)點的充電時，通過所述第一信號輸出節(jié)點的電壓、所述第二信號輸出節(jié)點的電壓和所述第一控制信號使所述第二控制信號和所述第三控制信號切換，切換后的所述第二控制信號使所述第一選擇開關(guān)和所述第二選擇開關(guān)都斷開，切換后的所述第三控制信號使所述鎖存單元的進行信號鎖存。2.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述第一預充電單元包括第一 PMOS管，所述第一 PMOS管的源極接電源電壓、柵極接所述第一控制信號、漏極接所述第一信號輸出節(jié)點。3.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述第二預充電單元包括第二 PMOS管，所述第二 PMOS管的源極接電源電壓、柵極接所述第一控制信號、漏極接所述第二信號輸出節(jié)點。4.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述第一選擇開關(guān)包括第一 NMOS管，所述第一 NMOS管的源極接所述第一列線、漏極接所述第一信號輸出節(jié)點。5.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述第二選擇開關(guān)包括第二 NMOS管，所述第二 NMOS管的源極接所述第二列線、漏極接所述第二信號輸出節(jié)點。6.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述自適應(yīng)控制信號產(chǎn)生單元包括第一與非門、第二與非門、第一反相器和第二反相器； 所述第一與非門的第一輸入端連接所述第一信號輸出節(jié)點、第二輸入端連接所述第二信號輸出節(jié)點； 所述第二與非門的第一輸入端連接所述第一控制信號，所述第二與非門的第二輸入端連接所述第一與非門的輸出端； 所述第一反相器的輸入端連接所述第二與非門的輸出端，所述第一反相器的輸出端輸出所述第三控制信號； 所述第二反相器的輸入端連接所述第一反相器的輸出端，所述第二反相器的輸出端輸出所述第二控制信號。7.如權(quán)利要求6所述的基于差分存儲單元的靈敏放大器，其特征在于:所述第一與非門中連接兩個輸入端對應(yīng)于兩個第五PMOS管柵極，所述第一信號輸出節(jié)點或所述第二信號輸出節(jié)點中的電壓和電源電壓的差大于所述第五PMOS管的閾值電壓時使所述第一與非門的輸出信號為“ I ”，通過降低所述第五PMOS管的閾值電壓提高所述第一與非門的切換速度從而提高所述鎖存單元的鎖定速度。8.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述鎖存單元包括第三NMOS管、第四NMOS管、第五NMOS管、第三PMOS管和第四PMOS管； 所述第三NMOS管的源極、所述第四NMOS管的源極和所述第五NMOS管的漏極連接在一起，所述第五NMOS管的源極接地；所述第三PMOS管的源極和所述第四PMOS管的源極都接電源電壓； 所述第三NMOS管的漏極、所述第四NMOS管的柵極、所述第三PMOS管的漏極和所述第四PMOS管的柵極都接所述第一信號輸出節(jié)點； 所述第三NMOS管的柵極、所述第四NMOS管的漏極、所述第三PMOS管的柵極和所述第四PMOS管的漏極都接所述第二信號輸出節(jié)點； 所述第五NMOS管的柵極連接所述第三控制信號。9.如權(quán)利要求1所述的基于差分存儲單元的靈敏放大器，其特征在于:所述輸出單元包括第三反相器和第四反相器，所述第三反相器的輸入端連接所述第一信號輸出節(jié)點，所述第四反相器的輸入端連接所述第二信號輸出節(jié)點，所述第三反相器的輸出端和所述第四反相器的輸出端輸出一對反相的輸出信號。
【專利摘要】本發(fā)明公開了一種基于差分存儲單元的靈敏放大器，包括第一、第二路徑，鎖存單元，輸出單元，自適應(yīng)控制信號產(chǎn)生單元；第一和二路徑分別包括預充電單元和選擇開關(guān)；預充電單元在第一控制信號的控制下對對應(yīng)的信號輸出節(jié)點充電；選擇開關(guān)在第二控制信號的作用下將信號輸出節(jié)點連接到對應(yīng)的列線；鎖存單元在第三控制信號的控制下對信號輸出節(jié)點的信號進行鎖存；自適應(yīng)控制信號產(chǎn)生單元的輸入端連接兩個信號輸出節(jié)點、輸出端輸出第二和三控制信號。充電完成后，鎖存單元的控制信號的切換自適應(yīng)靈敏放大器兩個信號輸出節(jié)點的電壓變化，使得數(shù)據(jù)讀取時從信號輸出節(jié)點充電完畢后到完成鎖存之間的時間間隔最小化，從而能夠最大限度的提高讀取速度。
【IPC分類】G11C7/06
【公開號】CN105070309
【申請?zhí)枴緾N201510426790
【發(fā)明人】趙艷麗, 馮國友
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年11月18日
【申請日】2015年7月20日