移位寄存器單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有的應(yīng)用于顯示裝置的柵極驅(qū)動(dòng)電路包括多級(jí)移位寄存器單元。所述移位寄存器單元包括上拉節(jié)點(diǎn)控制單元、下拉節(jié)點(diǎn)控制單元和柵極驅(qū)動(dòng)信號(hào)輸出單元，所述上拉節(jié)點(diǎn)控制單元與上拉節(jié)點(diǎn)連接，用于控制上拉節(jié)點(diǎn)的電位;所述下拉節(jié)點(diǎn)控制單元與下拉節(jié)點(diǎn)連接，用于控制下拉節(jié)點(diǎn)的電位;所述柵極驅(qū)動(dòng)信號(hào)輸出單元用于根據(jù)所述上拉節(jié)點(diǎn)的電位和所述下拉節(jié)點(diǎn)的電位控制輸出柵極驅(qū)動(dòng)信號(hào)，該柵極驅(qū)動(dòng)信號(hào)同時(shí)作為相鄰移位寄存器單元的進(jìn)位信號(hào)，從而相應(yīng)速度比較慢。并且，現(xiàn)有的移位寄存器單元中的主要器件是薄膜晶體管，薄膜晶體管在長(zhǎng)期被直流電壓驅(qū)動(dòng)時(shí)或在高溫工作條件下其閾值電壓會(huì)發(fā)生較大漂移從而導(dǎo)致信賴性低，并且當(dāng)該薄膜晶體管多晶硅薄膜晶體管時(shí)，其停止工作后具有較大的漏電流，使得漏電嚴(yán)重功耗增加，甚至有可能影響移位寄存器單元的正常工作。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的主要目的在于提供一種移位寄存器單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，解決現(xiàn)有技術(shù)中薄膜晶體管在長(zhǎng)時(shí)間或高溫工作條件下閾值電壓發(fā)生較大漂移以及響應(yīng)速度慢的問題。
[0004]為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包括柵極驅(qū)動(dòng)信號(hào)輸出端、進(jìn)位信號(hào)輸出端、第一時(shí)鐘信號(hào)輸入端和進(jìn)位信號(hào)輸入端，所述移位寄存器單元還包括:
[0005]第一上拉節(jié)點(diǎn)控制單元，與上拉節(jié)點(diǎn)和進(jìn)位信號(hào)輸入端連接；
[0006]第二上拉節(jié)點(diǎn)控制單元，與所述上拉節(jié)點(diǎn)連接，并與所述第一時(shí)鐘信號(hào)輸入端連接，用于在下拉保持階段在第一時(shí)鐘信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第一電平；
[0007]第一下拉節(jié)點(diǎn)控制單元，與下拉節(jié)點(diǎn)連接，并與所述第一時(shí)鐘信號(hào)輸入端連接，用于在下拉保持階段在所述第一時(shí)鐘信號(hào)的控制下控制所述下拉節(jié)點(diǎn)的電位為第二電平；
[0008]第二下拉節(jié)點(diǎn)控制單元，與所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)連接，用于在所述上拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述下拉節(jié)點(diǎn)的電位為第一電平；
[0009]柵極驅(qū)動(dòng)信號(hào)輸出單元，分別與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)和所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，用于在所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出柵極驅(qū)動(dòng)信號(hào)；以及，
[0010]進(jìn)位信號(hào)輸出單元，分別與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)和所述進(jìn)位信號(hào)輸出端連接，用于在所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)的控制下控制所述進(jìn)位信號(hào)輸出端輸出進(jìn)位信號(hào)。
[0011]實(shí)施時(shí)，所述第一上拉節(jié)點(diǎn)控制單元用于在輸入階段在進(jìn)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第二電平，在輸出階段維持所述上拉節(jié)點(diǎn)的電位為第二電平。
[0012]實(shí)施時(shí)，所述進(jìn)位信號(hào)輸入端包括第一進(jìn)位信號(hào)輸入端和第二進(jìn)位信號(hào)輸入端；
[0013]在正向掃描時(shí)，所述第一進(jìn)位信號(hào)輸入端與相鄰上一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端連接；
[0014]在反向掃描時(shí)，所述第二進(jìn)位信號(hào)輸入端與相鄰下一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端連接。
[0015]實(shí)施時(shí)，所述第一上拉節(jié)點(diǎn)控制單元包括:
[0016]第一輸入模塊，與所述上拉節(jié)點(diǎn)連接，并通過所述第一進(jìn)位信號(hào)輸入端與相鄰上一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端連接，用于當(dāng)正向掃描時(shí)，在所述輸入階段在第一進(jìn)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第二電平；以及，
[0017]第二輸入模塊，與所述上拉節(jié)點(diǎn)連接，并通過所述第二進(jìn)位信號(hào)輸入端與相鄰下一級(jí)為寄存器單元的進(jìn)位信號(hào)輸出端連接，用于當(dāng)反向掃描時(shí)，在所述輸入階段在第二進(jìn)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第二電平。
[0018]實(shí)施時(shí)，所述第一輸入模塊包括:第一晶體管，柵極和第一極都通過所述第一進(jìn)位信號(hào)輸入端與相鄰上一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端連接，第二極與所述上拉節(jié)點(diǎn)連接；
[0019]所述第二輸入模塊包括:第二晶體管，柵極和第二極都通過所述第二進(jìn)位信號(hào)輸入端與相鄰下一級(jí)為寄存器單元的進(jìn)位信號(hào)輸出端連接，第一極與所述上拉節(jié)點(diǎn)連接。
[0020]實(shí)施時(shí)，所述第一上拉節(jié)點(diǎn)控制單元還包括:
[0021]第一存儲(chǔ)電容，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接;和/或
[0022]第二存儲(chǔ)電容，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述進(jìn)位信號(hào)輸出端連接。
[0023]實(shí)施時(shí)，在所述下拉保持階段最開始的一段時(shí)間所述第一時(shí)鐘信號(hào)為第二電平，之后每間隔預(yù)定時(shí)間所述第一時(shí)鐘信號(hào)為第二電平，在該預(yù)定時(shí)間內(nèi)所述第一時(shí)鐘信號(hào)為第一電平。
[0024]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括第二時(shí)鐘信號(hào)輸入端；
[0025]所述柵極驅(qū)動(dòng)信號(hào)輸出單元，還接入第一電平，并與所述第二時(shí)鐘信號(hào)輸入端連接，用于在輸入階段、輸出階段和下拉階段在所述上拉節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二時(shí)鐘信號(hào)，在下拉保持階段在所述下拉節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；
[0026]所述進(jìn)位信號(hào)輸出單元，還接入第一電平，并與所述第二時(shí)鐘信號(hào)輸入端連接，用于在輸入階段、輸出階段和下拉階段在所述上拉節(jié)點(diǎn)的控制下控制所述進(jìn)位信號(hào)輸出端輸出所述第二時(shí)鐘信號(hào)，在下拉保持階段在所述下拉節(jié)點(diǎn)的控制下控制所述進(jìn)位信號(hào)輸出端輸出第一電平；
[0027]在所述輸入階段和所述下拉階段，所述第二時(shí)鐘信號(hào)為第一電平;在所述輸出階段，所述第二時(shí)鐘信號(hào)為第二電平。
[0028]實(shí)施時(shí)，所述第一時(shí)鐘信號(hào)的占空比和所述第二時(shí)鐘信號(hào)的占空比都為0.25;
[0029]所述輸入階段持續(xù)的時(shí)間、所述輸出階段持續(xù)的時(shí)間和所述下拉階段持續(xù)的時(shí)間都為一個(gè)時(shí)間單元；
[0030]所述第一時(shí)鐘信號(hào)比所述第二時(shí)鐘信號(hào)延遲兩個(gè)時(shí)間單元。
[0031]實(shí)施時(shí)，所述預(yù)定時(shí)間為三個(gè)時(shí)間單元。
[0032]實(shí)施時(shí)，所述第一電平為低電平，所述第二電平為高電平;或者，
[0033]所述第一電平為高電平，所述第二電平為低電平。
[0034]實(shí)施時(shí)，所述第二上拉節(jié)點(diǎn)控制單元還與所述下拉節(jié)點(diǎn)連接，還用于當(dāng)所述下拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述上拉節(jié)點(diǎn)的電位為第一電平。
[0035]實(shí)施時(shí)，所述第二上拉節(jié)點(diǎn)控制單元包括:
[0036]第三晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入第一電平；以及，
[0037]第四晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入第一電平。
[0038]實(shí)施時(shí)，所述第一下拉節(jié)點(diǎn)控制單元包括:第五晶體管，柵極和第一極都與所述第一時(shí)鐘信號(hào)輸入端連接，第二極與所述下拉節(jié)點(diǎn)連接。
[0039]實(shí)施時(shí)，所述第二下拉節(jié)點(diǎn)控制單元，還與相鄰下一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端連接，還用于當(dāng)所述相鄰下一級(jí)移位寄存器單元的進(jìn)位信號(hào)輸出端輸出第二電平時(shí)，控制所述下拉節(jié)點(diǎn)的電位為第一電平。
[0040]實(shí)施時(shí)，所述第二下拉節(jié)點(diǎn)控制單元包括:
[0041]第六晶體管，柵極通過所述第二進(jìn)位信號(hào)輸入端與相鄰下一級(jí)為寄存器單元的進(jìn)位信號(hào)輸出端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入第一電平；以及，
[0042]第七晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入第一電平。
[0043]實(shí)施時(shí)，所述柵極驅(qū)動(dòng)信號(hào)輸出單元包括:
[0044]第一柵極驅(qū)動(dòng)信號(hào)輸出晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二時(shí)鐘信號(hào)輸入端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接;以及，
[0045]第二柵極驅(qū)動(dòng)信號(hào)輸出晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極接入第一電平；
[0046]所述進(jìn)位信號(hào)輸出單元包括:
[0047]第一進(jìn)位信號(hào)輸出晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二時(shí)鐘信號(hào)輸入端連接，第二極與所述進(jìn)位信號(hào)輸出端連接;以及，
[0048]第二進(jìn)位信號(hào)輸出晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述進(jìn)位信號(hào)輸出端連接，第二極接入第一電平。
[0049]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動(dòng)方法，包括:
[0050]在輸入階段，第二下拉節(jié)點(diǎn)控制單元在上拉節(jié)點(diǎn)的控制下控制所述下拉節(jié)點(diǎn)的電位為第一電平，第一上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)的電位為第二電平；
[0051]在輸出階段，第一上拉節(jié)點(diǎn)控制單元控制所述上拉節(jié)點(diǎn)的電位維持為第二電平，第二下拉節(jié)點(diǎn)控制單元在所述上拉節(jié)點(diǎn)的控制下控制所述下拉節(jié)點(diǎn)的電位為第一電平；
[0052]在下拉階段，所述上拉節(jié)點(diǎn)的電位維持為第二電平，第二下拉節(jié)點(diǎn)控制單元在所述上拉節(jié)點(diǎn)的控制下控制所述下拉節(jié)點(diǎn)的電位為第一電平；
[0053]在下拉保持階段，第二上拉節(jié)點(diǎn)控制單元在第一時(shí)鐘信號(hào)的控制下控制上拉節(jié)點(diǎn)的電位為第一電平，第一下拉節(jié)點(diǎn)控制單元在所述第一時(shí)鐘信號(hào)的控制下控制所述下拉節(jié)點(diǎn)的電位為第二電平。
[0054]實(shí)施時(shí)，在輸入階段，所述第一上拉節(jié)點(diǎn)控制單元控制所述上拉節(jié)點(diǎn)的電位為第二電平步驟包括:
[0055]當(dāng)正向掃描時(shí)，所述第一上拉節(jié)點(diǎn)控制單元在所述第一進(jìn)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第二電平，所述第一進(jìn)位信號(hào)為相鄰上一級(jí)移位寄存器單元輸出的進(jìn)位信號(hào)；
[0056]當(dāng)反向掃描時(shí)，所述第一上拉節(jié)點(diǎn)控制單元在所述第二進(jìn)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)的電位為第二電平，所述第二進(jìn)位信號(hào)為相鄰下一級(jí)移位寄存器單元輸出的進(jìn)位信號(hào)。
[0057]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元的驅(qū)動(dòng)方法還包括:在所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)的控制下，柵極驅(qū)動(dòng)信號(hào)輸出單元控制柵極驅(qū)動(dòng)信號(hào)輸出端輸出柵極驅(qū)動(dòng)信號(hào)，進(jìn)位信號(hào)輸出單元控制所述進(jìn)位信號(hào)輸出端輸出進(jìn)位信號(hào)。
[0058]實(shí)施時(shí)，所述在所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)的控制下，柵極驅(qū)動(dòng)信號(hào)輸出單元控制柵極驅(qū)動(dòng)信號(hào)輸出端輸出柵極驅(qū)動(dòng)信號(hào)，進(jìn)位信號(hào)輸出單元控制所述進(jìn)位信號(hào)輸出端輸出進(jìn)位信號(hào)步驟包括:
[0059]在輸入階段、輸出階段和下拉階段，所述柵極驅(qū)動(dòng)信號(hào)輸出單元在所述上拉節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二時(shí)鐘信號(hào);所述進(jìn)位信號(hào)輸出單元在所述上拉節(jié)點(diǎn)的控制下控制進(jìn)位信號(hào)輸出端輸出所述第二時(shí)鐘信號(hào)；
[0060]在下拉保持階段，所述柵極驅(qū)動(dòng)信號(hào)輸出單元在所述下拉節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平，所述進(jìn)位信號(hào)輸出單元在所述下拉節(jié)點(diǎn)的控制下控制所述進(jìn)位信號(hào)輸出端輸出第一電平；
[0061]在所述輸入階段和所述下拉階段，所述第二時(shí)鐘信號(hào)為第一電平;在所述輸出階段，所述第二時(shí)鐘信號(hào)為第二電平。
[0062]實(shí)施時(shí)，所述第一時(shí)鐘信號(hào)的占空比和所述第二時(shí)鐘信號(hào)的占空比都為0.25;
[0063]所述輸入階段持續(xù)的時(shí)間、所述輸出階段持續(xù)的時(shí)間和所述下拉階段持續(xù)的時(shí)間都為一個(gè)時(shí)間單元；
[0064]所述第一時(shí)鐘信號(hào)比所述第二時(shí)鐘信號(hào)延遲兩個(gè)時(shí)間單元。
[