技術(shù)特征：
1.一種半導(dǎo)體器件，包括：在襯底上方延伸的第一半導(dǎo)體鰭；位于所述第一半導(dǎo)體鰭上的第一源極區(qū)，所述第一源極區(qū)具有第一寬度；以及位于所述第一半導(dǎo)體鰭上的第一漏極區(qū)，所述第一漏極區(qū)具有不同于所述第一寬度的第二寬度；第一柵極，位于所述第一半導(dǎo)體鰭上，其中，所述第一柵極置于所述第一源極區(qū)和所述第一漏極區(qū)之間；第一偽柵極，位于所述第一半導(dǎo)體鰭上，其中，所述第一偽柵極位于所述第一半導(dǎo)體鰭的鄰近所述第一源極區(qū)的第一端處；第二偽柵極，位于所述第一半導(dǎo)體鰭上，所述第二偽柵極位于所述第一半導(dǎo)體鰭的鄰近所述第一漏極區(qū)的第二端處，所述第一半導(dǎo)體鰭的所第二端與所述第一端相對(duì)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一寬度大于所述第二寬度。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一寬度比所述第二寬度大1.2至5倍。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：位于所述第一源極區(qū)上方并與所述第一源極區(qū)電連接的第一源極接觸部，所述第一源極接觸部具有第三寬度；以及位于所述第一漏極區(qū)上方并與所述第一漏極區(qū)電連接的第一漏極接觸部，所述第一漏極接觸部具有不同于所述第三寬度的第四寬度。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第三寬度比所述第四寬度大1.2至5倍。6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第一源極接觸部和所述第一漏極接觸部包括選自由鋁、銅、鎢和它們的組合所組成的組中的材料。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一源極區(qū)和所述第一漏極區(qū)都包括外延層。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：在所述襯底上方延伸的第二半導(dǎo)體鰭，所述第二半導(dǎo)體鰭與所述第一半導(dǎo)體鰭平行；位于所述第二半導(dǎo)體鰭上的第二源極區(qū)，所述第二源極區(qū)具有所述第一寬度；位于所述第二半導(dǎo)體鰭上的第二漏極區(qū)，所述第二漏極區(qū)具有所述第二寬度；以及位于所述第二半導(dǎo)體鰭上方的第二柵極，其中，所述第二柵極置于所述第二源極區(qū)和所述第二漏極區(qū)之間。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，還包括：位于所述第二源極區(qū)上方并與所述第二源極區(qū)電連接的第二源極接觸部，所述第二源極接觸部具有第三寬度；以及位于所述第二漏極區(qū)上方并與所述第二漏極區(qū)電連接的第二漏極接觸部，所述第二漏極接觸部具有大于所述第三寬度的第四寬度。10.一種FinFET器件，包括：在襯底上方延伸的多個(gè)第一鰭；位于所述多個(gè)第一鰭上的第一源極區(qū)，所述第一源極區(qū)具有第一寬度；位于所述多個(gè)第一鰭上的第一漏極區(qū)，所述第一漏極區(qū)具有第二寬度；位于所述第一源極區(qū)上方并與所述第一源極區(qū)電連接的第一源極接觸部，所述第一源極接觸部具有第三寬度；以及位于所述第一漏極區(qū)上方并與所述第一漏極區(qū)電連接的第一漏極接觸部，所述第一漏極接觸部具有小于所述第三寬度的第四寬度；第一偽柵極，位于所述多個(gè)第一鰭上的第一端處；以及第二偽柵極，位于所述多個(gè)第一鰭上的第二端處，所述第二端與所述第一端相對(duì)。11.根據(jù)權(quán)利要求10所述的FinFET器件，其中，所述第三寬度比所述第四寬度大1.2至5倍。12.根據(jù)權(quán)利要求10所述的FinFET器件，其中，所述第一寬度比所述第二寬度大1.2至5倍。13.根據(jù)權(quán)利要求10所述的FinFET器件，還包括：在所述襯底上方延伸的多個(gè)第二鰭，所述多個(gè)第二鰭與所述多個(gè)第一鰭平行；位于所述多個(gè)第二鰭上的第二源極區(qū)，所述第二源極區(qū)具有所述第一寬度；以及位于所述多個(gè)第二鰭上的第二漏極區(qū)，所述第二漏極區(qū)具有所述第二寬度。14.根據(jù)權(quán)利要求13所述的FinFET器件，還包括：位于所述第二源極區(qū)上方并與所述第二源極區(qū)電連接的第二源極接觸部，所述第二源極接觸部具有所述第三寬度；以及位于所述第二漏極區(qū)上方并與所述第二漏極區(qū)電連接的第二漏極接觸部，所述第二漏極接觸部具有所述第四寬度。15.根據(jù)權(quán)利要求13所述的FinFET器件，還包括：位于所述多個(gè)第一鰭上方的第一柵極，其中，所述第一柵極置于所述第一源極區(qū)和所述第一漏極區(qū)之間；以及位于所述多個(gè)第二鰭上方的第二柵極，其中，所述第二柵極置于所述第二源極區(qū)和所述第二漏極區(qū)之間。16.根據(jù)權(quán)利要求10所述的FinFET器件，還包括：位于所述多個(gè)第一鰭上方的第一柵極，其中，所述第一柵極置于所述第一源極區(qū)和所述第一漏極區(qū)之間；位于所述多個(gè)第一鰭上的第三源極區(qū)，所述第三源極區(qū)具有所述第一寬度；位于所述多個(gè)第一鰭上方的第三柵極，其中，所述第三柵極置于所述第一漏極區(qū)和所述第三源極區(qū)之間；位于所述多個(gè)第一鰭上的第三漏極區(qū)，所述第三漏極區(qū)具有所述第二寬度；位于所述多個(gè)第一鰭上方的第四柵極，其中，所述第四柵極置于所述第三源極區(qū)和所述第三漏極區(qū)之間；位于所述多個(gè)第一鰭上的第四源極區(qū)，所述第四源極區(qū)具有所述第一寬度；以及位于所述多個(gè)第一鰭上方的第五柵極，其中，所述第五柵極置于所述第三漏極區(qū)和所述第四源極區(qū)之間。17.一種用于形成FinFET器件的方法，所述方法包括：在襯底上方形成第一半導(dǎo)體鰭；在所述第一半導(dǎo)體鰭上形成第一源極區(qū)，所述第一源極區(qū)具有第一寬度；在所述第一半導(dǎo)體鰭上形成第一漏極區(qū)，所述第一漏極區(qū)具有小于所述第一寬度的第二寬度；以及在所述第一半導(dǎo)體鰭上方形成第一柵極，所述第一柵極橫向位于所述第一源極區(qū)和所述第一漏極區(qū)之間，在所述第一半導(dǎo)體鰭的第一端上方形成第一偽柵極，所述第一偽柵極鄰近所述第一源極區(qū)；在所述第一半導(dǎo)體鰭的第二端上方形成第二偽柵極，所述第二偽柵極鄰近所述第一漏極區(qū)，所述第一半導(dǎo)體鰭的第二端與所述第一端相對(duì)。18.根據(jù)權(quán)利要求17所述的用于形成FinFET器件的方法，其中，形成所述第一源極區(qū)還包括在所述第一半導(dǎo)體鰭上外延生長所述第一源極區(qū)，并且形成所述第一漏極區(qū)還包括在所述第一半導(dǎo)體鰭上外延成長所述第一漏極區(qū)。19.根據(jù)權(quán)利要求17所述的用于形成FinFET器件的方法，還包括：形成位于所述第一源極區(qū)上方并與所述第一源極區(qū)電連接的第一源極接觸部，所述第一源極接觸部具有第三寬度；以及形成位于所述第一漏極區(qū)上方并與所述第一漏極區(qū)電連接的第一漏極接觸部，所述第一漏極接觸部具有第四寬度，其中，所述第三寬度比所述第四寬度大1.2至5倍。