本發(fā)明要求在2014年8月8日向韓國知識產(chǎn)權(quán)局提出的、申請?zhí)枮?0-2014-0102518的韓國申請的優(yōu)先權(quán)，在此通過引用將其整體并入此文，如同在此全文陳述。

技術(shù)領(lǐng)域

多種實施例涉及一種三維(3D,three dimensional)半導(dǎo)體集成電路器件及其制造方法，尤其涉及一種具有環(huán)繞接觸結(jié)構(gòu)的半導(dǎo)體集成電路器件及其制造方法。

背景技術(shù)：

存儲器件通常被提供作為計算機(jī)或其它電子設(shè)備中的內(nèi)部半導(dǎo)體集成電路器件。存儲器件的典型例子包括隨機(jī)存取存儲器(RAM,random access memory)、只讀存儲器(ROM,read only memory)、隨機(jī)動態(tài)存取存儲器(DRAM,dynamic RAM)、同步隨機(jī)動態(tài)存取存儲器(SDRAM,synchronous DRAM)、閃存存儲器(flash memory)、和可變電阻式存儲器件?？勺冸娮枋酱鎯ζ骷删幊虒?dǎo)電存儲器件、電阻式隨機(jī)存取存儲器(ReRAM,resistive RAM)、和相變隨機(jī)存取存儲器(PCRAM,phase-change RAM)。

非易失性存儲器件可以用于廣泛的電子應(yīng)用中，以提供高集成密度、高可靠性、和低功率消耗。

可變電阻式存儲器件可以包括多個排行成矩陣形式的存儲器單元。所述存儲器單元可以包括存取器件(諸如二極管)、場效晶體管(FET,field effect transistor)、或雙極型結(jié)晶體管(BJT,bipolar junction transistor)。存取器件可以耦接至沿陣列的行延伸的字線。在存儲器單元中的存儲元件可以耦接至沿陣列的列延伸的位線。以這種方式，存儲器單元的存取器件可以選擇耦接至柵極的字線，并且存儲器單元可以通過激活存儲器單元的行行解碼器而被存取。

目前，具有三維垂直溝道結(jié)構(gòu)的晶體管被用作存儲器單元的存取器件，以增大集成密度。如所公知的，具有三維垂直溝道結(jié)構(gòu)的晶體管可以包括柱狀有源區(qū)域、被形成在有源區(qū)域的外周之上的柵極、被形成在有源區(qū)域的上部的漏極、和被形成在有源區(qū)域的下部或被形成在與有源區(qū)域的下部接觸的半導(dǎo)體襯底中的源極。加熱電極、可變電阻層、和位線依序被形成，以被電耦接至晶體管的漏極，并且因此電阻式存儲器單元被完成。

為了在漏極與加熱電極之間獲得歐姆接觸，硅化物層被形成在漏極和加熱電極之 間。目前，繼續(xù)致力于改善可變電阻式存儲器件中的工作電流，以及因此用于提高漏極與硅化物層之間、或下電極與硅化物層之間的接觸特性的技術(shù)已被建議。

技術(shù)實現(xiàn)要素：

根據(jù)一實施例，提供一種制造半導(dǎo)體集成電路器件的方法。有源柱被形成在半導(dǎo)體襯底上，并且層間絕緣層被形成使得有源柱被掩埋在層間絕緣層中。層間絕緣層被刻蝕以形成孔，使得有源柱和有源柱的周邊區(qū)域被暴露。對被孔暴露的有源柱的外圍區(qū)域執(zhí)行刻蝕工藝至一定深度，并且具有該深度的空間被提供在有源柱與層間絕緣層之間。硅材料層被形成以被掩埋在具有該深度的空間中，并且在歐姆接觸層被形成硅材料層和有源柱上。

根據(jù)一實施例，提供一種制造半導(dǎo)體集成電路器件的方法。有源柱被環(huán)繞在外周上且被制備在半導(dǎo)體襯底上，并且，層間絕緣層被形成以掩埋在所述有源柱之間，其中所述有源柱中的每一個包括柵極絕緣層和柵電極。層間絕緣層被刻蝕以形成孔，使得有源柱的頂部和柵極絕緣層被暴露。被暴露的柵極絕緣層是被刻蝕特定深度，以在層間絕緣層與有源柱之間形成空間，并且硅材料被形成在該空間中。歐姆接觸層被形成在硅材料和有源柱上，并且下電極和可變電阻材料層依序被形成在歐姆接觸層上。

根據(jù)一實施例，提供一種半導(dǎo)體集成電路器件。該半導(dǎo)體集成電路器件可以包括有源柱，有源柱的柵電極被覆蓋在外周上，漏極區(qū)域以被形成在柵電極之上的部分中，源極區(qū)域被形成在柵電極之下的部分中，柵極絕緣層被設(shè)置在有源柱與柵電極之間，接觸延伸區(qū)域被設(shè)置在有源柱和柵極絕緣層的漏極區(qū)域的外周，以及歐姆接觸層被形成在接觸延伸區(qū)域上。

接觸延伸區(qū)域可以以圓筒形式被形成在有源柱的外周上。替代地，接觸延伸區(qū)域可以以帽形形式被形成，以覆蓋有源柱的外周和有源柱的頂端。

這些和其它特征、方面、和實施例在底下標(biāo)題為“實施方式”的部分中說明。

附圖說明

本發(fā)明的上述及其他發(fā)明目的、特征、以及其他優(yōu)點將通過后面的實施方式并配合附圖而更清楚地被理解，其中：

圖1至圖8是例示制造根據(jù)一實施例的半導(dǎo)體集成電路器件的方法的剖面圖；

圖9至圖12是例示制造根據(jù)一實施例的半導(dǎo)體集成電路器件的方法的剖面圖；以及

圖13是例示圖12中在選擇性外延生長(SEG,selective epitaxial growth)層與硅化物層之間的接觸部分的放大剖面圖。

具體實施方式

在下文中，多個示例性實施例將更加詳細(xì)地參照附圖來說明。在下文中的多個實施例參照多個剖面圖來說明，所述剖面圖為所述示例性實施例(和中間結(jié)構(gòu))的示意圖。由于在制造技術(shù)和/或公差上的差異，圖的形狀的改變是可能的。因此，示例性實施例不應(yīng)被解釋為僅限于被例示區(qū)域中的特殊形狀。在附圖中，層和區(qū)域的長度和尺寸為了清晰可以被夸大。在附圖中相同的附圖標(biāo)記表示相同的元件。還應(yīng)當(dāng)理解，當(dāng)一個層被稱為“在”另一層或襯底“上”時，該層能直接在另一層或襯底上，或可以存在中間層。

這并不意味著所述實施例被限制于附圖。雖然一些實施例被展示和說明，應(yīng)當(dāng)了解的是，可以對所述實施例進(jìn)行改變結(jié)果仍落入本發(fā)明的精神和面積內(nèi)。

請參照圖1，通過常規(guī)方法，柱(pillar)110a可以被形成在半導(dǎo)體襯底100的預(yù)定區(qū)域。柱110a可以通過刻蝕半導(dǎo)體襯底100而被形成。替代地，柱110a可以通過在半導(dǎo)體襯底100上沉積半導(dǎo)體層(圖未示)且刻蝕該半導(dǎo)體層的預(yù)定部分而被形成。柱110a可以對應(yīng)晶體管的有源區(qū)域。在柱110a形成之后，溝道和漏極可以被形成在柱110a。柵極絕緣層115被形成在柱110a的側(cè)壁和在所述柱110a之間的半導(dǎo)體襯底100的表面上。柵極絕緣層115可以通過使其中形成了柱110a的半導(dǎo)體襯底100的表面氧化而被形成。導(dǎo)電材料層(圖未示)可以被形成在其中形成了柵極絕緣層115的半導(dǎo)體襯底100上，然后被各向異性刻蝕。因此，環(huán)繞柵極120可以形成在柱110a的側(cè)壁上。環(huán)繞柵極120可以被形成在低于柱110a的水平的水平。該環(huán)繞柵極120可以被刻蝕以與相鄰環(huán)繞柵120隔離。第一高濃度雜質(zhì)可以被注入至隔離區(qū)域的下部，以形成初步源極區(qū)域125。在形成環(huán)繞柵極120的工藝中，被設(shè)置在柱110a的頂端的柵極絕緣層115可以被移除，如圖1所示。第二高濃度的雜質(zhì)130可以被注入柱110a暴露的上部，用以形成結(jié)區(qū)。層間絕緣層135可以被形成以絕緣所述柱110a。層間絕緣層135可以延伸至高于支柱110a的上表面的水平的水平，使得所述柱110a可以充分被掩埋在層間絕緣層135中，并且下電極區(qū)域或可變電阻區(qū)域被定義在柱110a中的每一個之上。層間絕緣層135可以例如為氮化硅層。

請參照圖2，層間絕緣層135被刻蝕以形成孔(hole)H，使得柱110a的上表面和柱110a的上側(cè)壁透過該孔H而被暴露。例如，孔H可以被形成以暴露被形成在柱110a的外周的柵極絕緣層115。因此，孔H的寬度a2可以設(shè)定為大于柱110a的寬度a1與柵極絕緣層115的厚度(或?qū)挾?的總和。然后，透過孔H而被暴露的柵極絕緣層115被刻蝕特定厚度，以形成柱110a與層間絕緣層135之間的空間，使得柱110a的上側(cè)壁被暴露。

請參照圖3，硅材料140可以充分填補(bǔ)孔H和通過移除在層間絕緣層135與柱110a之間的柵極絕緣層115而產(chǎn)生的空間。硅材料140可以為未摻雜的多晶硅層，并且可以通過低溫化學(xué)氣相沉積(CVD,chemical vapor deposition)方法被形成，以容易地填補(bǔ)該空間。

請參照圖4，一種化學(xué)機(jī)械研磨(CMP,chemical mechanical polishing)工藝可以在硅材料140上執(zhí)行，使得層間絕緣層135被暴露。然后，硅材料140可以進(jìn)一步被回蝕，以被剩余在孔H的底部。硅材料140可以被提供在柱110a的上部上，并在層間絕緣層135和柱110a之間延伸，以空間。在這樣的結(jié)構(gòu)之下，硅材料140可以為帽形形狀，如圖4所示。在另一實施例中，硅材料140可以被回蝕，直到柱110a被暴露。在這樣的結(jié)構(gòu)之下，硅材料140可以填補(bǔ)層間絕緣層135和柱110a之間的空間中，并且可以為圓筒形狀，如圖5所示。在圖4和圖5中，附圖標(biāo)記140a和140b表示回蝕的硅材料。在硅材料140的回蝕工藝中，層間絕緣層135的表面也可以被回蝕特定厚度。然后，雜質(zhì)可以被注入至所述硅材料140a或140b，使得所述硅材料140a或140b可以具有與柱110a的上部實質(zhì)相同的濃度。所述硅材料140a或140b被設(shè)置在柱110a的上表面或外周上，并用作接觸延伸區(qū)域。

請參照圖6，金屬層145可以被沉積在所述硅材料140a或140b的上表面和柱110a上，以填補(bǔ)孔H。例如，金屬層145可以包括鈦層與氮化鈦層的疊層。圖6例示被形成在其中形成了硅材料140a(如圖4所例示的)的半導(dǎo)體襯底上的金屬層145。然而，在另一實施例中，金屬層145可以被形成在其中形成了硅材料140b(如圖5所例示的)的半導(dǎo)體襯底上。

請參照圖7，熱處理工藝可以被執(zhí)行，使得金屬層145和硅材料140a(或者金屬層145、柱110a、和硅材料140b)相互反應(yīng)。因此，與金屬層145接觸的硅材料140a或140b的表面和柱110a的表面與金屬層145反應(yīng)，以在柱110a和所述硅材料140a或140b上形成硅化物層150，其中硅化物層150充當(dāng)歐姆接觸層。硅化物層150可以具有與孔H的寬度a2實質(zhì)相同的寬度。通過控制熱處理工藝，硅化物層150可以沿柱110a的側(cè)表面延伸，并且因此硅化物層150與柱110a的接觸面積可以進(jìn)一步延伸。進(jìn)一步，通過控制熱處理反應(yīng)，所述硅材料140a或140b可以完全或部分地變成硅化物層。然后，通過常規(guī)方法，未反應(yīng)的金屬層145可以被移除。因此，硅化物層的與下電極和稍后要形成的漏極區(qū)域接觸的硅化物面積可以實質(zhì)被增大，并且硅化物層與下電極和漏極區(qū)域的接觸面積可以被增大。

在所述硅材料140a或140b的熱處理工藝中，被注入柱110a的上部的雜質(zhì)和被注入柱110a之下的初步源極區(qū)域125的雜質(zhì)可以被激活，并且共源極區(qū)域S可以被形成在柱110a之下且漏極區(qū)域D可以被形成在柱110a的上部中。

請參照圖8，通過常規(guī)方法，下電極155被形成在孔H中，以接觸硅化物層150，而且可變電阻材料層160被形成在下電極155上。在另一實施例中，下電極155和可變電阻材料層160可以被掩埋在孔H之中。可變電阻材料層160可以包括各種材料，諸如：用于ReRAM的PCMO(PR_1-xCa_xMnO₃)層、用于PCRAM的硫?qū)倩飳?、用于MRAM的磁性層、用于自旋轉(zhuǎn)移矩磁阻隨機(jī)存取存儲器(STTMRAM,spin-transfer torque magnetoresistive RAM)的磁化反轉(zhuǎn)器件層、或用于聚合物隨機(jī)存取存儲器(PoRAM,polymer RAM)的聚合物層。

根據(jù)本實施例，由于硅化物層150的作為歐姆接觸層的面積延伸通過被提供在柱110a的外周上的接觸延伸區(qū)域，在下電極155與硅化物層150之間的接觸面積與在硅化物層150和漏極D之間的接觸面積可以增大，而接觸電阻可以減小。因此，可變電阻式存儲設(shè)備的開關(guān)器件的導(dǎo)通電流特性可以改善。

在另一實施例中，硅材料140可以用選擇性外延生長(SEG,selective epitaxial growth)層142替換，如圖9所示。具體而言，暴露柱110a的頂端和上側(cè)壁的孔H被形成之后，選擇性外延生長層142可以生長。如所周知，選擇性外延生長層142具有單晶結(jié)構(gòu)，并且可以使用硅材料作為晶種而生長。在一實施例中，選擇性外延生長層142利用柱110a的暴露的頂端和上側(cè)壁作為晶種來生長至特定厚度。選擇性外延生長層142可以在柱110a與層間絕緣層135之間延伸至大于或小于硅化物層(將稍后被形成)的目標(biāo)厚度的10～20％的厚度。選擇性外延生長層142可以包括摻雜的選擇性外延生長層。也就是說，生長工藝和雜質(zhì)注入的工藝可以以通過形成含有雜質(zhì)的選擇性外延生長層142而被同時執(zhí)行。當(dāng)摻雜的選擇性外延生長層142通過上述說明的工藝被形成時，選擇性外延生長層142可以具有如下雜質(zhì)濃度分布：從選擇性外延生長層142的頂端朝向半導(dǎo)體襯底100，雜質(zhì)濃度逐漸減小。因此，硅化物層可以容易地被形成，并且結(jié)區(qū)可以容易地在后續(xù)工藝中被定義。所述實施例不限于形成摻雜的選擇性外延生長層的這種方法。在另一實施例中，例如，摻雜的選擇性外延生長層可以通過形成未摻雜的選擇性外延生長層、且通過分離的雜質(zhì)注入工藝注入雜質(zhì)來被形成。

請參照圖10，金屬層145被形成在選擇性外延生長層142上。

請參照圖11，金屬層145通過熱處理工藝與選擇性外延生長層142反應(yīng)，以形成硅化物層150。由于選擇性外延生長層142的寬度a2實質(zhì)大于柱110a的寬度a1，被形成在選擇性外延生長層142上的硅化物層150的寬度可以為選擇性外延生長層142的寬度a2，其大于柱110a的寬度a1。因此，在稍后被形成的下電極與硅化物層150之間的接觸面積增大。在形成硅化物層150的熱處理工藝中，被注入在柱110a的上部的雜質(zhì)和被注入在柱110a之下的雜質(zhì)可以被激活。未反應(yīng)的金屬層145可以被移除。加熱電極155和可變電阻式圖案160可以依序被形成在硅化物層150上。結(jié)果，共源極區(qū)域S可以被 形成在柱110a之下且漏極區(qū)域D可以被形成在柱110a的上部。

請參照圖12，在選擇性外延生長層142如圖11所示被形成之后，可以在氫氣(H₂)的氣氛中對對選擇性外延生長層142的表面進(jìn)一步執(zhí)行熱處理工藝。當(dāng)熱處理工藝在氫氣(H₂)的氣氛中執(zhí)行時，選擇性外延生長層142內(nèi)的雜質(zhì)可以被激活，然后向上移動至選擇性外延生長層142的表面。因此，選擇性外延生長層142a結(jié)束于波紋表面拓?fù)浣Y(jié)構(gòu)。由于選擇性外延生長層142a的波紋表面，選擇性外延生長層142a的表面面積顯著增大。為了取代氫熱處理工藝，能夠引起波狀表面拓?fù)浣Y(jié)構(gòu)的任何工藝都可以采用。

請參照圖13，金屬層被沉積在具有波紋表面拓?fù)浣Y(jié)構(gòu)的選擇性外延生長層142a上，且經(jīng)受熱處理以形成如上所述的硅化物層150。因此，在選擇性外延生長層142a與硅化物層150之間的接觸面積可以由于選擇性外延生長層142a的波紋表面拓?fù)浣Y(jié)構(gòu)而增大，并且因此選擇性外延生長層142a與硅化物層150之間的接觸電阻可以降低。在一實施例中，選擇性外延生長層142a的拓?fù)浣Y(jié)構(gòu)被轉(zhuǎn)移至硅化物層150，并且因此硅化物層150也可以具有波紋表面拓?fù)浣Y(jié)構(gòu)。因此，在硅化物層150與稍后被形成的下電極之間的接觸面積可以增大。

上述實施例是說明性的而不是限制性的。各種修改都是可能的。實施例并不限于半導(dǎo)體器件的任何特殊類型。

通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。

技術(shù)方案1.一種半導(dǎo)體集成電路器件的制造方法，包括：

在半導(dǎo)體襯底中形成有源柱；

在所述半導(dǎo)體襯底之上形成層間絕緣層；

通過刻蝕所述層間絕緣層形成孔，使得所述有源柱的上表面透過所述孔被暴露；

形成空間，所述空間自所述孔向下延伸至所述有源柱的上側(cè)壁與所述層間絕緣層之間；

在所述空間中形成硅材料層；以及

在所述硅材料層并在所述有源柱中形成歐姆接觸層。

技術(shù)方案2.如技術(shù)方案1所述的方法，其中形成所述硅材料層包括：

形成多晶硅層，所述多晶硅層填補(bǔ)所述空間并在所述有源柱的上表面之上延伸。

技術(shù)方案3.如技術(shù)方案2所述的方法，其中形成所述多晶硅層包括：

對所述多晶硅層執(zhí)行化學(xué)機(jī)械拋光，以暴露所述層間絕緣層的上表面，其中所述層間絕緣層的上表面被定位于高于所述有源柱的上表面的水平；以及

額外回蝕所述多晶硅層，使得所述多晶硅層的上表面被定位于在所述層間絕緣層的上表面與所述有源柱的上表面之間的水平。

技術(shù)方案4.如技術(shù)方案2所述的方法，其中所述多晶硅層包括未摻雜的多晶硅層。

技術(shù)方案5.如技術(shù)方案1所述的方法，還包括：

在形成所述硅材料層的步驟與形成所述歐姆接觸層的步驟之間，將雜質(zhì)注入至所述硅材料層。

技術(shù)方案6.如技術(shù)方案2所述的方法，其中所述多晶硅層通過低溫化學(xué)氣相沉積CVD方法被形成。

技術(shù)方案7.如技術(shù)方案1所述的方法，其中形成所述硅材料層包括利用所述有源柱的上表面和上側(cè)壁表面作為晶種來生長選擇性外延生長SEG層，使得所述選擇性外延生長層延伸至所述空間中和所述孔中。

技術(shù)方案8.如技術(shù)方案7所述的方法，其中所述選擇性外延生長層包括雜質(zhì)。

技術(shù)方案9.如技術(shù)方案7所述的方法，還包括：

在生長所述選擇性外延生長層之后，對所述選擇性外延生長層執(zhí)行表面處理工藝，以形成波紋表面。

技術(shù)方案10.如技術(shù)方案9所述的方法，其中所述選擇性外延生長層的表面處理工藝包括氫熱處理工藝。

技術(shù)方案11.如技術(shù)方案1所述的方法，還包括：在形成所述有源柱的步驟與形成所述層間絕緣層的步驟之間，

形成柵極絕緣層，所述柵極絕緣層環(huán)繞所述有源柱的下側(cè)壁。

在所述柵極絕緣層之上形成柵電極；

將雜質(zhì)注入至所述有源柱之間的所述半導(dǎo)體襯底之中；以及

將雜質(zhì)注入至所述有源柱的上部。

技術(shù)方案12.如技術(shù)方案11所述的方法，其中形成所述歐姆接觸層包括：

在所述硅材料層之上形成金屬層；

對所述金屬層執(zhí)行熱處理工藝，以在所述硅材料層與所述金屬層之間的界面處形成硅化物層；以及

移除所述金屬層，

其中，通過所述熱處理工藝，被注入至所述有源柱之間的所述半導(dǎo)體襯底之中的雜質(zhì)被激活，以形成源極區(qū)域；以及

其中，通過所述熱處理工藝，被注入在所述有源柱的上部中的雜質(zhì)被激活，以形成漏極區(qū)域。

技術(shù)方案13.如技術(shù)方案11所述的方法，其中所述孔暴露所述有源柱和所述柵極絕緣層。

技術(shù)方案14.如技術(shù)方案1所述的方法，還包括：

提供下電極，所述下電極被形成在所述歐姆接觸層之上，并耦接至所述歐姆接觸層；以及

提供可變電阻材料層，所述可變電阻材料層被形成在所述下電極之上，并耦接至所述下電極。

技術(shù)方案15.一種半導(dǎo)體集成電路器件的制造方法，包括：

在半導(dǎo)體襯底中提供有源柱；

在所述有源柱中的每一個有源柱的下側(cè)壁之上，提供柵極絕緣層與柵電極的堆疊；

提供層間絕緣層，所述層間絕緣層在所述有源柱之上延伸，以填補(bǔ)所述有源柱之間的第一空間；

通過刻蝕所述層間絕緣層形成孔，使得所述孔暴露所述有源柱中的每一個有源柱的上表面；

刻蝕暴露的柵極絕緣層給定深度，以形成第二空間，所述第二空間自所述孔延伸至所述層間絕緣層與所述有源柱中的每一個有源柱的上側(cè)壁之間；

在所述空間中形成硅材料層；

在所述硅材料層并在所述有源柱中形成歐姆接觸層；以及

在所述歐姆接觸層之上依序形成下電極和可變電阻材料層。

技術(shù)方案16.如技術(shù)方案15所述的方法，其中形成所述硅材料層包括：

形成多晶硅層，所述多晶硅層填補(bǔ)所述第二空間，并在所述有源柱的上表面之上延伸；

對所述多晶硅層執(zhí)行化學(xué)機(jī)械拋光，以暴露所述層間絕緣層的上表面；以及

回蝕所述多晶硅層，使得所述多晶硅層的上表面被定位于在所述層間絕緣層的上表面與所述有源柱的上表面之間的水平。

技術(shù)方案17.如技術(shù)方案16所述的方法，其中所述多晶硅層包括未摻雜的多晶硅層，以及

其中所述多晶硅層通過低溫化學(xué)氣相沉積CVD方法被形成。

技術(shù)方案18.如技術(shù)方案17所述的方法，還包括：在形成所述硅材料層的步驟與形成所述歐姆接觸層的步驟之間，將雜質(zhì)注入至所述硅材料層。

技術(shù)方案19.如技術(shù)方案15所述的方法，其中形成所述硅材料層包括：利用所述有源柱的上表面和上側(cè)壁作為晶種來生長選擇性外延生長SEG層，使得所述選擇性外延生長層延伸至所述空間和所述孔中。

技術(shù)方案20.如技術(shù)方案19所述的方法，其中所述選擇性外延生長層包括雜質(zhì)。

技術(shù)方案21.如技術(shù)方案19所述的方法，還包括：在生長所述選擇性外延生長層之后，對所述選擇性外延生長層執(zhí)行表面處理工藝，以形成波紋表面。

技術(shù)方案22.如技術(shù)方案21所述的方法，其中所述選擇性外延生長層的表面處理工藝包括氫熱處理工藝。

技術(shù)方案23.如技術(shù)方案15所述的方法，還包括：在形成所述有源柱的步驟與形成所述層間絕緣層的步驟之間，

將雜質(zhì)注入至有源柱與鄰近的有源柱之間的所述半導(dǎo)體襯底之中；以及

將雜質(zhì)注入至所述有源柱的上部。

技術(shù)方案24.如技術(shù)方案15所述的方法，其中形成所述歐姆接觸層包括：

在所述硅材料層之上形成金屬層；

對所述金屬層執(zhí)行熱處理工藝，以形成硅化物層；以及

移除所述金屬層，

其中，通過所述熱處理工藝，被注入至所述有源柱之間的所述半導(dǎo)體襯底之中的雜質(zhì)被激活，以形成源極區(qū)域；以及

其中，通過所述熱處理工藝，被注入至所述有源柱的上部的雜質(zhì)被激活，以形成漏 極區(qū)域。

技術(shù)方案25.一種半導(dǎo)體集成電路器件，包括：

有源柱，所述有源柱自襯底向上延伸；

柵電極，所述柵電極被提供在所述有源柱的下側(cè)壁之上；

漏極區(qū)域，所述漏極區(qū)域被形成在所述有源柱的上部中；

源極區(qū)域，所述源極區(qū)域被形成在有源柱的底部與鄰近的有源柱的底部之間的所述襯底之中；

柵極絕緣層，所述柵極絕緣層被定位在所述有源柱于所述柵電極之間；

接觸延伸區(qū)域，所述接觸延伸區(qū)域自所述柵極絕緣層至在所述有源柱的上側(cè)壁之上延伸；以及

歐姆接觸層，所述歐姆接觸層被形成在所述接觸延伸區(qū)域中。

技術(shù)方案26.如技術(shù)方案25所述的半導(dǎo)體集成電路器件，其中所述接觸延伸區(qū)域環(huán)繞所述有源柱。

技術(shù)方案27.如技術(shù)方案26所述的半導(dǎo)體集成電路器件，其中所述歐姆接觸層與所述有源柱電性接觸。

技術(shù)方案28.如技術(shù)方案25所述的半導(dǎo)體集成電路器件，其中所述接觸延伸區(qū)域為帽形形狀，覆蓋所述有源柱的上側(cè)壁和所述有源柱的上表面。

技術(shù)方案29.如技術(shù)方案25所述的半導(dǎo)體集成電路器件，其中所述接觸延伸區(qū)域包括多晶硅層。

技術(shù)方案30.如技術(shù)方案25所述的半導(dǎo)體集成電路器件，其中所述接觸延伸區(qū)域包括選擇性外延生長SEG層。