本發(fā)明涉及一種半導體元件及其制造方法，且特別是涉及一種半導體晶體管與閃存存儲器及其制造方法。

背景技術(shù)：

非揮發(fā)性存儲器由于具有可多次進行數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成為個人電腦和電子設備所廣泛采用的一種非揮發(fā)性存儲器。

在典型的非揮發(fā)性存儲器中包含存儲胞區(qū)與第二電路區(qū)。存儲胞區(qū)中設置有多個存儲單元和作為開關(guān)晶體管的標準操作電壓晶體管。在第二電路區(qū)，根據(jù)實際需要則設置有各種具有不同操作電壓的半導體晶體管。一般而言，在周邊電路區(qū)中會設置多個標準操作電壓晶體管(核心晶體管)、多個中操作電壓晶體管或多個高操作電壓晶體管。這些具有不同操作電壓的半導體晶體管，依據(jù)其電性表現(xiàn)，而需要有不同的結(jié)構(gòu)。

但在典型的非揮發(fā)性存儲器中，標準操作電壓晶體管及中操作電壓晶體管及/或高操作電壓晶體管會在同一個制造流程中一起形成。對于中操作電壓晶體管或高操作電壓晶體管而言，為了避免漏電流產(chǎn)生，而采用在源極/漏極區(qū)與柵極之間的基底中形成寬度大的淡摻雜區(qū)(Lightly Doped Drain,LDD)的結(jié)構(gòu)。

以反及柵閃存存儲器(NAND Flash)為例，在制作工藝上中操作電壓晶體管或高操作電壓晶體管不易得到寬的淡摻雜區(qū)，因而需要偏置間隙壁的重疊裕度(offset-spacer overlay margin)，亦即利用額外的光刻蝕刻制作工藝，使半導體晶體管具有寬的淡摻雜區(qū)。以嵌入式閃存存儲器(eFlash)為例，在制作工藝上中操作電壓晶體管或高操作電壓晶體管的淡摻雜區(qū)的寬度可取決于其間隙壁的寬度，而間隙壁的寬度會受到柵極的高度所影響。在中操作電壓晶體管或高操作電壓晶體管的柵極低于存儲單元的堆疊柵極結(jié)構(gòu)的高度或標 準操作電壓晶體管的柵極的高度的情況下，將無法得到寬的淡摻雜區(qū)，進而影響半導體元件的特性。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種半導體晶體管及其制造方法，可增加半導體晶體管的淡摻雜區(qū)裕度，使半導體晶體管具有良好的電性表現(xiàn)，并可以與現(xiàn)有制作工藝整合在一起。

為達上述目的，本發(fā)明提供一種閃存存儲器及其制造方法，在同一個制造流程中一起形成存儲單元、第一半導體晶體管與第二半導體晶體管，可增加第二半導體晶體管的淡摻雜區(qū)裕度，使第二半導體晶體管具有良好的電性表現(xiàn)，并可以與現(xiàn)有制作工藝整合在一起。

本發(fā)明提供一種半導體晶體管，設置于基底上，此半導體晶體管具有堆疊柵極結(jié)構(gòu)、淡摻雜區(qū)、源極/漏極區(qū)，其中堆疊柵極結(jié)構(gòu)具有依序設置于基底上的柵介電層、第一導體層、介電層與第二導體層，其中介電層周圍有開口，使第一導體層電連接第二導體層。淡摻雜區(qū)分別設置于堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中。源極/漏極區(qū)，設置于柵極堆疊結(jié)構(gòu)旁的基底中。

在本發(fā)明的一實施例中，上述的半導體晶體管為中操作電壓晶體管或高操作電壓晶體管。

在本發(fā)明的一實施例中，上述的介電層為氧化硅/氮化硅/氧化硅。

本發(fā)明提供一種半導體晶體管的制造方法，包括下列步驟。首先，提供基底，在基底上依序形成柵介電層、第一導體層以及介電層。接著，移除部分介電層，以形成暴露第一導體層的開口。然后，在基底上形成第二導體層，其中第二導體層經(jīng)由開口電連接第一導體層。接著，圖案化第二導體層、第一導體層與柵介電層，以形成一堆疊柵極結(jié)構(gòu)，其中介電層位于堆疊柵極結(jié)構(gòu)中，且開口環(huán)繞介電層。然后，在堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中形成淡摻雜區(qū)，以及于堆疊柵極結(jié)構(gòu)旁的基底中，形成源極/漏極區(qū)。

在本發(fā)明的一實施例中，上述的介電層為氧化硅/氮化硅/氧化硅。

在本發(fā)明的一實施例中，上述的堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中形成淡摻雜區(qū)的步驟包括以介電層作為掩模，進行一傾斜角度的離子注入摻雜。

在本發(fā)明的一實施例中，上述的移除部分介電層，以形成暴露第一導體 層的開口的步驟，還包括移除一部分的第一導體層。

本發(fā)明提供一種閃存存儲器，設置于基底上，基底具有存儲胞區(qū)、第一電路區(qū)與第二電路區(qū)。閃存存儲器具有存儲單元、第一半導體晶體管、第二半導體晶體管。存儲單元設置于存儲胞區(qū)，存儲單元具有依序設置于基底上的穿隧介電層、浮置柵極、柵間介電層與控制柵極。第一半導體晶體管設置于第一電路區(qū)，第一半導體晶體管具有柵極結(jié)構(gòu)、第一源極/漏極區(qū)，其中柵極結(jié)構(gòu)具有依序設置于基底上的閘介電層與第一柵極。第一源極/漏極區(qū)設置于柵極結(jié)構(gòu)旁的基底中。第二半導體晶體管設置于第二電路區(qū)，第二半導體晶體管具有堆疊柵極結(jié)構(gòu)、第一淡摻雜區(qū)、第二源極/漏極區(qū)，其中堆疊柵極結(jié)構(gòu)具有依序設置于基底上的第二柵介電層、第一導體層、介電層與第二導體層，其中介電層周圍有開口，使第一導體層電連接第二導體層而構(gòu)成第二柵極。第一淡摻雜區(qū)設置于堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中。第二源極/漏極區(qū)設置于堆疊柵極結(jié)構(gòu)旁的基底中。

在本發(fā)明的一實施例中，上述的柵間介電層與介電層的材質(zhì)相同。

在本發(fā)明的一實施例中，上述的第二柵極的高度大于第一柵極的高度。

在本發(fā)明的一實施例中，上述的閃存存儲器，還包括間隙壁，分別設置于存儲單元、柵極結(jié)構(gòu)和堆疊柵極結(jié)構(gòu)的側(cè)壁。

在本發(fā)明的一實施例中，上述的閃存存儲器，其中第二半導體晶體管的間隙壁寬度大于第一半導體晶體管的間隙壁的寬度。

在本發(fā)明的一實施例中，上述的第一半導體晶體管為標準操作電壓晶體管。

在本發(fā)明的一實施例中，上述的第二半導體晶體管為中操作電壓晶體管或高操作電壓晶體管。

在本發(fā)明的一實施例中，上述的第一半導體晶體管還包括第二淡摻雜區(qū)，設置于柵極結(jié)構(gòu)旁與源極/漏極區(qū)之間的基底中。

本發(fā)明提供一種閃存存儲器的制造方法，包括下列步驟。首先，提供基底，基底包括存儲胞區(qū)、第一電路區(qū)與第二電路區(qū)。接著，在第二電路區(qū)的基底上形成第一介電層，在存儲胞區(qū)的基底上形成第二介電層，在第一電路區(qū)的基底上形成第三介電層。然后，在基底上形成第一導體層，在第一導體層上形成介電層。接著，移除第一電路區(qū)中的介電層和第二電路區(qū)中的部分介電層，而于第二電路區(qū)的介電層周圍形成暴露第一導體層的開口。然后， 移除第一電路區(qū)中的第一導體層。接著，在基底上形成第二導體層，其中在第二電路區(qū)中，第二導體層經(jīng)由開口電連接第一導體層。然后，圖案化第二導體層、介電層、第一導體層，以于存儲胞區(qū)形成存儲單元，在第一電路區(qū)形成柵極結(jié)構(gòu)，并于第二電路區(qū)形成堆疊柵極結(jié)構(gòu)，在堆疊柵極結(jié)構(gòu)的開口環(huán)繞介電層。接著，在堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中形成一淡摻雜區(qū)，以及于堆疊柵極結(jié)構(gòu)旁的基底中，形成源極/漏極區(qū)。

在本發(fā)明的一實施例中，上述的介電層為氧化硅/氮化硅/氧化硅。

在本發(fā)明的一實施例中，上述的于堆疊柵極結(jié)構(gòu)旁、且位于開口下方的基底中形成淡摻雜區(qū)的步驟包括：以介電層作為掩模，進行一傾斜角度離子注入摻雜。

在本發(fā)明的一實施例中，上述的移除部分介電層，以形成暴露第一導體層的開口的步驟，還包括移除一部分的第一導體層。

在本發(fā)明的半導體晶體管及其制造方法中，在半導體晶體管中設置了周圍具有開口的介電層。以此周圍具有開口的介電層為掩模，進一步移除部分第一導體層，使得柵極中央的高度大于柵極周圍的高度。由此，可以調(diào)整半導體晶體管的間隙壁的寬度，增加半導體晶體管的淡摻雜區(qū)裕度，使半導體晶體管具有良好的電性表現(xiàn)。

在本發(fā)明的半導體晶體管及其制造方法中，由于在半導體晶體管中設置了周圍具有開口的介電層，在形成淡摻雜區(qū)時，此具有周圍具有開口的介電層作為注入掩模，而可使淡摻雜區(qū)延伸至柵極下方。

在本發(fā)明的半導體晶體管及其制造方法中，由于半導體晶體管的柵極由兩層導體層所構(gòu)成，因此第二半導體晶體管的柵極高度會高于第一半導體晶體管的柵極的高度。

本發(fā)明的閃存存儲器及其制造方法中，在同一個制造流程中一起形成存儲單元、第一半導體晶體管與第二半導體晶體管。在第二半導體晶體管中設置了周圍具有開口的介電層，以此周圍具有開口的介電層為掩模，進一步移除部分第一導體層，使得柵極中央的高度大于柵極周圍的高度。由此，可以調(diào)整第二半導體晶體管的間隙壁的寬度，增加第二半導體晶體管的淡摻雜區(qū)裕度，使第二半導體晶體管具有良好的電性表現(xiàn)。

本發(fā)明的閃存存儲器及其制造方法中，由于在第二半導體晶體管中設置了周圍具有開口的介電層，在形成淡摻雜區(qū)時，此具有周圍具有開口的介電 層作為注入掩模，而可使淡摻雜區(qū)延伸至柵極下方。

本發(fā)明的閃存存儲器及其制造方法中，由于第二半導體晶體管的柵極由兩層導體層所構(gòu)成，因此第二半導體晶體管的柵極高度會大于第一半導體晶體管的柵極的高度。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。

附圖說明

圖1A為本發(fā)明的實施例所繪示的一種閃存存儲器的上視圖；

圖1B為本發(fā)明的實施例所繪示的一種閃存存儲器的剖面示意圖；

圖2A到圖2H為本發(fā)明的實施例所繪示的一種閃存存儲器的制作流程的剖面示意圖。

符號說明

100、200：基底

102、202：存儲胞區(qū)

104a、204a：第一電路區(qū)

104b、204b：第二電路區(qū)

106、106a、106b：隔離結(jié)構(gòu)

108、108a、108b：主動區(qū)

110：控制柵極(字符線)

110a、110b、118b：柵極

112：浮置柵極

112b、220、240：導體層

114：柵間介電層

114b、210a、210b、210c、230：介電層

116：穿隧介電層

116a、116b：柵介電層

120、250：存儲單元

122、252：柵極結(jié)構(gòu)

124、254：堆疊柵極結(jié)構(gòu)

126、236：開口

130a、130b、260a、260b：淡摻雜區(qū)

132、132a、132b、270a、270b、270c：間隙壁

134a、134b、280a、280b：源極/漏極區(qū)

138、284：摻雜區(qū)

140、290：第二半導體晶體管

142、292第一半導體晶體管

232、234、242、244：光致抗蝕劑層

256：傾斜角度離子注入制作工藝

h1、h2：高度

具體實施方式

圖1A為依照本發(fā)明的實施例所繪示的一種閃存存儲器的上視圖。圖1B為依照本發(fā)明的實施例所繪示的一種閃存存儲器的剖面示意圖。

如圖1A、圖1B所示，此閃存存儲器設置于基底100上。此基底100例如可區(qū)分為存儲胞區(qū)102、第一電路區(qū)104a與第二電路區(qū)104b。

在存儲胞區(qū)102的基底100中例如設置有隔離結(jié)構(gòu)106，以于存儲胞區(qū)102定義出主動區(qū)108。此外，在第一電路區(qū)104a的基底100中例如設置有隔離結(jié)構(gòu)106a，以于第一電路區(qū)104a定義出主動區(qū)108a。而在第二電路區(qū)104b的基底100中例如設置有隔離結(jié)構(gòu)106b，以于第二電路區(qū)104b定義出主動區(qū)108b。隔離結(jié)構(gòu)106、隔離結(jié)構(gòu)106a、隔離結(jié)構(gòu)106b例如是分別平行設置于基底100中。隔離結(jié)構(gòu)106、隔離結(jié)構(gòu)106a、隔離結(jié)構(gòu)106b例如是在X方向上延伸。隔離結(jié)構(gòu)106、隔離結(jié)構(gòu)106a、隔離結(jié)構(gòu)106b例如是淺溝槽隔離結(jié)構(gòu)。

存儲胞區(qū)102中具有存儲單元120，此存儲單元120從基底100起依序由穿隧介電層116、浮置柵極112、柵間介電層114、控制柵極(字符線)110構(gòu)成。

控制柵極(字符線)110在Y方向上延伸。Y方向例如是與X方向交錯。控制柵極(字符線)110例如是由兩層導體層所構(gòu)成，當然控制柵極(字符線)110也可以只由一層導體層所構(gòu)成?？刂茤艠O(字符線)110的材質(zhì)例如是由一層摻雜多晶硅層與一層金屬層或金屬硅化物層所構(gòu)成。

浮置柵極112例如是設置于控制柵極110下方，且位于相鄰兩隔離結(jié)構(gòu) 106之間的主動區(qū)108上。浮置柵極112的材質(zhì)例如是摻雜多晶硅等導體材料。

柵間介電層114例如是設置于控制柵極110與浮置柵極112之間。柵間介電層114的材質(zhì)包括介電材料，例如是氧化硅、氮化硅、氮氧化硅。柵間介電層114可以是單層結(jié)構(gòu)，也可以是一層以上的多層結(jié)構(gòu)，例如氧化硅/氮化硅或氧化硅/氮化硅/氧化硅層等。

穿隧介電層116例如是設置于浮置柵極112與基底100之間。穿隧介電層116的材質(zhì)例如是氧化硅。

在存儲單元120的側(cè)壁設置有間隙壁132。間隙壁132的材質(zhì)例如是氮化硅。

在存儲胞區(qū)102中，多個存儲單元120構(gòu)成存儲胞列。在存儲單元120之間的基底100中分別設置摻雜區(qū)138，而在存儲胞列最外側(cè)的兩摻雜區(qū)作為源極/漏極區(qū)。

第一電路區(qū)104a中設置有第一半導體晶體管142。此第一半導體晶體管142例如是標準操作電壓晶體管。舉例來說，第一半導體晶體管142可以是存儲單元的開關(guān)晶體管或者周邊電路區(qū)的核心晶體管或輸入/輸出晶體管。第一半導體晶體管142包括柵極結(jié)構(gòu)122、淡摻雜區(qū)130a、間隙壁132a、源極/漏極區(qū)134a，其中柵極結(jié)構(gòu)122從基底100起依序由柵介電層116a、柵極110a構(gòu)成。

在另一實施例中，第一半導體晶體管142也可不設置淡摻雜區(qū)130a，主要由柵極結(jié)構(gòu)122、間隙壁132a、源極/漏極區(qū)134a構(gòu)成。

柵極110a在Y方向上延伸。Y方向例如是與X方向交錯。在另一實施例，柵極110a在X方向上延伸，或者柵極110a可在任何方向上延伸。柵極110a例如由兩層導體層所構(gòu)成，當然柵極110a也可以只由一層導體層所構(gòu)成。柵極110a的材質(zhì)例如是由一層摻雜多晶硅層與一層金屬層或金屬硅化物層所構(gòu)成。

柵介電層116a例如是設置于柵極110a與基底100之間。柵介電層116a的材質(zhì)例如是氧化硅。

淡摻雜區(qū)130a例如是設置柵極110a旁的基底100中。淡摻雜區(qū)130a例如是含有N型或P型的摻雜區(qū)，端視元件的設計而定。

間隙壁132a例如是設置于柵極110a與柵介電層116a的側(cè)壁。間隙壁 132a的材質(zhì)例如是氮化硅。

源極/漏極區(qū)134a設置于第一半導體晶體管142的間隙壁132a旁的基底中。源極/漏極區(qū)134a例如是N型或P型的摻雜區(qū)，端視元件的設計而定。

第二電路區(qū)104b中設置有第二半導體晶體管140。此第二半導體晶體管例如是中操作電壓晶體管或高操作電壓晶體管。第二半導體晶體管140包括堆疊柵極結(jié)構(gòu)124、淡摻雜區(qū)130b、間隙壁132b、源極/漏極區(qū)134b。

堆疊柵極結(jié)構(gòu)124從基底100起依序由柵介電層116b、導體層112b、介電層114b與導體層110b構(gòu)成。

柵介電層116b例如是設置于導體層112b與基底100之間。柵介電層116b的材質(zhì)例如是氧化硅。

導體層112b的材質(zhì)例如是摻雜多晶硅等導體材料。導體層110b的材質(zhì)例如是由一層摻雜多晶硅層與一層金屬層或金屬硅化物層所構(gòu)成。導體層110b和導體層112b構(gòu)成柵極118b。

介電層114b例如是設置于導體層110b與導體層112b之間。其中，介電層114b周圍具有開口126使導體層110b電連接導體層112b。介電層114b的材質(zhì)包括介電材料，例如是氧化硅、氮化硅、氮氧化硅。介電層114b可以是單層結(jié)構(gòu)，也可以是一層以上的多層結(jié)構(gòu)，例如氧化硅/氮化硅或氧化硅/氮化硅/氧化硅層等。

淡摻雜區(qū)130b設置于堆疊柵極結(jié)構(gòu)124旁、且位于開口126下的基底100中。淡摻雜區(qū)130b例如是含有N型或P型的摻雜區(qū)，端視元件的設計而定。淡摻雜區(qū)130b可延伸至介電層114b下方的部分基底100內(nèi)。

間隙壁132b設置于堆疊柵極結(jié)構(gòu)124側(cè)壁，間隙壁132b的材質(zhì)例如是氮化硅。源極/漏極區(qū)134b設置于具有間隙壁132b的堆疊柵極結(jié)構(gòu)124旁的基底中。源極/漏極區(qū)134b例如是N型或P型的摻雜區(qū)，端視元件的設計而定。

本發(fā)明的閃存存儲器中，第二半導體晶體管140的柵極118b的高度大于第一半導體晶體管142的柵極110a的高度，使得第二半導體晶體管140的間隙壁132b的寬度大于第一半導體晶體管142的間隙壁132a的寬度。

而且，第二半導體晶體管140的間隙壁132b的寬度可通過介電層114b的開口126下的導體層112b的高度作調(diào)整。由于第二半導體晶體管140具有寬的間隙壁132b，因而使第二半導體晶體管140具有寬的淡摻雜區(qū)130b， 可增加第二半導體晶體管140的淡摻雜區(qū)裕度，使第二半導體晶體管140具有良好的電性表現(xiàn)。

此外，由于在第二半導體晶體管140中，設置了周圍具有開口的介電層114b，在形成淡摻雜區(qū)130b時，此具有周圍具有開口的介電層114b作為注入掩模。而可使淡摻雜區(qū)130b延伸至柵極118b下方，可增加第二半導體晶體管140的淡摻雜區(qū)130b裕度，使第二半導體晶體管140具有良好的電性表現(xiàn)。

在第二半導體晶體管140中設置了周圍具有開口126的介電層114b，通過控制開口126所暴露的導體層112b的高度，而使柵極118b中央的高度h1大于柵極118b周圍的高度h2。由此，可以調(diào)整第二半導體晶體管140的間隙壁132b的寬度，可增加第二半導體晶體管140的淡摻雜區(qū)130b裕度，使第二半導體晶體管140具有良好的電性表現(xiàn)。

圖2A到圖2H為依照本發(fā)明的實施例所繪示的一種閃存存儲器的制作流程的剖面示意圖。

請參照圖2A，首先提供基底200。此基底200例如可區(qū)分為存儲胞區(qū)202、第一電路區(qū)204a與第二電路區(qū)204b。

接著，在第二電路區(qū)204b的基底200上形成介電層210a。在存儲胞區(qū)202的基底200上形成介電層210b。在第一電路區(qū)204a的基底200上形成介電層210c。而且依照元件的特性，介電層210a、介電層210b、介電層210c的厚度可不相同，也可相同。在存儲胞區(qū)202、第一電路區(qū)204a與第二電路區(qū)204b中形成厚度不同的介電層210a、介電層210b、介電層210c的方法，可采用任何現(xiàn)有的方法。舉例來說，先于基底200上形成介電層210a，然后移除存儲胞區(qū)202與第一電路區(qū)204a的介電層210a，留下第二電路區(qū)204b的介電層210a。接著，在基底200上形成介電層210c，然后移除存儲胞區(qū)202的介電層210c，留下第一電路區(qū)204a的介電層210c。之后，存儲胞區(qū)202形成介電層210b。在本發(fā)明的另一個實施例中，移除存儲胞區(qū)202的介電層210a后，可在同一道制作工藝中形成介電層210b和介電層210c，其中介電層210b和介電層210c的厚度相同。介電層210a、介電層210b、介電層210c的材質(zhì)例如是氧化硅。介電層210a、介電層210b、介電層210c的形成方法，例如是熱氧化法。

請參照圖2B，在整個基底200上形成一層導體材料層220，導體材料層 220的材質(zhì)例如是摻雜多晶硅等。當導體材料層220的材質(zhì)為摻雜多晶硅時，其形成方法例如是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之；或者也可采用臨場(in-situ)注入摻質(zhì)的方式，利用化學氣相沉積法形成之。

接著，在整個基底200上形成一層介電層230。介電層230的材料例如是氧化硅/氮化硅/氧化硅，介電層230的形成方法例如是先以熱氧化法形成一層底氧化硅層，接著利用化學氣相沉積法形成一層氮化硅層，其后再于氮化硅層上形成頂氧化硅層。

然后，在基底200上形成一層圖案化光致抗蝕劑層232，圖案化光致抗蝕劑層232覆蓋住整個存儲胞區(qū)202和第二電路區(qū)204b。圖案化光致抗蝕劑層232的形成方法例如是先于整個基底200上形成一層光致抗蝕劑材料層，然后進行曝光、顯影而形成之。

請參照圖2C，以圖案化光致抗蝕劑層232為掩模，移除第一電路區(qū)204a的介電層230及導體材料層220。移除介電層230、導體材料層的方法例如是各向異性蝕刻制作工藝。接著，移除圖案化光致抗蝕劑層232。移除圖案化光致抗蝕劑層232的方法例如是濕式去光致抗蝕劑法或干式去光致抗蝕劑法。在基底200上形成一層圖案化光致抗蝕劑層234，圖案化光致抗蝕劑層234覆蓋住整個存儲胞區(qū)202、整個第一電路區(qū)204a和部分第二電路區(qū)204b。圖案化光致抗蝕劑層234的形成方法例如是先于整個基底200上形成一層光致抗蝕劑材料層，然后進行曝光、顯影而形成之。

請參照圖2D，以圖案化光致抗蝕劑層234為掩模，移除部分第二電路區(qū)204b的介電層230，使第二電路區(qū)204b的介電層230周圍形成暴露導體層220的一開口236。接著，移除部分第二電路區(qū)204b的一部分導體層220或全部導體層220。移除部分第二電路區(qū)204b的介電層230、導體層220可以在同一道制作工藝，也可分開進行。移除介電層230、導體層220的方法例如是各向異性蝕刻制作工藝。接著，移除圖案化光致抗蝕劑層234。移除圖案化光致抗蝕劑層234的方法例如是濕式去光致抗蝕劑法或干式去光致抗蝕劑法。

請參照圖2E，在整個基底200上形成一層導體材料層240，導體材料層240的材質(zhì)例如是摻雜多晶硅或多晶硅化金屬等。當導體材料層240的材質(zhì)為摻雜多晶硅時，其形成方法例如是利用化學氣相沉積法形成一層未摻雜多 晶硅層后，進行離子注入步驟以形成之；或者也可采用臨場(in-situ)注入摻質(zhì)的方式，利用化學氣相沉積法形成之。

接著，在基底200上形成另一層圖案化光致抗蝕劑層242，圖案化光致抗蝕劑層242覆蓋住部分的存儲胞區(qū)202、全部的第一電路區(qū)204a和全部的第二電路區(qū)204b。圖案化光致抗蝕劑層242的形成方法例如是先于整個基底200上形成一層光致抗蝕劑材料層，然后進行曝光、顯影而形成之。

請參照圖2F，以圖案化光致抗蝕劑層242為掩模，移除存儲胞區(qū)202的部分導體層240、介電層230、導體層220、介電層210b。移除導體層240、介電層230、導體層220、介電層210b的方法例如是濕式蝕刻法或干式蝕刻法。

接著，移除圖案化光致抗蝕劑層242。移除圖案化光致抗蝕劑層242的方法例如是濕式去光致抗蝕劑法或干式去光致抗蝕劑法。此時，在存儲胞區(qū)202形成存儲單元250。

存儲單元250由導體層240、介電層230、導體層220和介電層210b構(gòu)成。導體層240作為控制柵極；介電層230作為柵間介電層；導體層220作為浮置柵極；介電層210b作為穿隧介電層。

接著，在基底200上形成另一層圖案化光致抗蝕劑層244，圖案化光致抗蝕劑層244覆蓋住全部的存儲胞區(qū)202、部分的第一電路區(qū)204a和部分的第二電路區(qū)204b。圖案化光致抗蝕劑層244的形成方法例如是先于整個基底200上形成一層光致抗蝕劑材料層，然后進行曝光、顯影而形成之。

請參照圖2G，以圖案化光致抗蝕劑層244為掩模，移除第一電路區(qū)204a和第二電路區(qū)204b的部分導體層240、導體層220、介電層210a、介電層210c。移除導體層240、、導體層220、介電層210a、介電層210c的方法例如是濕式蝕刻法或干式蝕刻法。

接著，移除圖案化光致抗蝕劑層244。移除圖案化光致抗蝕劑層244的方法例如是濕式去光致抗蝕劑法或干式去光致抗蝕劑法。此時，在第一電路區(qū)203形成柵極結(jié)構(gòu)252以及于第二電路區(qū)204形成堆疊柵極結(jié)構(gòu)254。

柵極結(jié)構(gòu)252由導體層240和介電層210c構(gòu)成。導體層240作為柵極；介電層210c作為柵介電層。

堆疊柵極結(jié)構(gòu)254由導體層240、介電層230、導體層220和介電層210a構(gòu)成。堆疊柵極結(jié)構(gòu)254的介電層230周圍有開口236，使導體層240和導 體層220電性連通。導體層240、介電層230、導體層220作為柵極；介電層210a作為柵介電層。

本實施例是以存儲單元250先在一道圖案化制作工藝中形成，接著柵極結(jié)構(gòu)252與堆疊柵極結(jié)構(gòu)254在同一道圖案化制作工藝中形成為例子作說明，當然存儲單元250、柵極結(jié)構(gòu)252與堆疊柵極結(jié)構(gòu)254也可以在同一道圖案化制作工藝或分別在不同的圖案化制作工藝中形成。

接著，在柵極結(jié)構(gòu)252旁的基底200中形成淡摻雜區(qū)260a，并于堆疊柵極結(jié)構(gòu)254旁且位于開口236下方的基底200中形成淡摻雜區(qū)260b。淡摻雜區(qū)260a、淡摻雜區(qū)260b的形成方法例如是在第一電路區(qū)204a中以柵極結(jié)構(gòu)252為掩模，而在第二電路區(qū)204b中以介電層230為掩模，進行一傾斜角度離子注入制作工藝256。注入的摻質(zhì)可以是N型或P型摻質(zhì)，其端視元件的設計而定。由此，在第二電路區(qū)204b淡摻雜區(qū)260b的一部分延伸至介電層230下方的部分基底200內(nèi)。淡摻雜區(qū)260a、淡摻雜區(qū)260b可以在同一道離子注入制作工藝或分別在不同的離子注入制作工藝中形成。在另一實施例中，也可只在第二電路區(qū)204b中形成淡摻雜區(qū)260b。

請參照圖2H，在存儲單元250側(cè)壁上形成間隙壁270a，在柵極結(jié)構(gòu)252側(cè)壁上形成間隙壁270b，且于堆疊柵極結(jié)構(gòu)254側(cè)壁上形成間隙壁270c。間隙壁270a、間隙壁270b、間隙壁270c的形成方法例如是先于基底200上形成絕緣層(未繪示)，此絕緣層覆蓋存儲單元250、柵極結(jié)構(gòu)252以及堆疊柵極結(jié)構(gòu)254。絕緣層的材料例如是氮化硅。形成絕緣層的方法例如是化學氣相沉積法。然后，進行各向異性蝕刻制作工藝，移除部分絕緣層而形成間隙壁270a、間隙壁270b、間隙壁270c。

接著，在柵極結(jié)構(gòu)252旁的基底200中形成源極/漏極區(qū)280a，并于堆疊柵極結(jié)構(gòu)254旁的基底200中形成源極/漏極區(qū)280b。形成源極/漏極區(qū)280a、源極/漏極區(qū)280b的方法例如是在第一電路區(qū)204a中以具有間隙壁270b的柵極結(jié)構(gòu)252為掩模，而在第二電路區(qū)204b中以具有間隙壁270c的堆疊柵極結(jié)構(gòu)254為掩模，進行離子注入制作工藝。注入的摻質(zhì)可以是N型或P型摻質(zhì)，其端視元件的設計而定。源極/漏極區(qū)280a、源極/漏極區(qū)280b可以在同一道離子注入制作工藝或分別在不同的離子注入制作工藝中形成。

此時，在第一電路區(qū)204a中形成第一半導體晶體管292，并且于第二電路區(qū)204b中形成第二半導體晶體管290。第一半導體晶體管292由柵極結(jié)構(gòu) 252、淡摻雜區(qū)260a、間隙壁270b、源極/漏極區(qū)280a構(gòu)成。第二半導體晶體管290由堆疊柵極結(jié)構(gòu)254、淡摻雜區(qū)260b、間隙壁270c、源極/漏極區(qū)280b構(gòu)成。此第一半導體晶體管292例如為標準操作電壓晶體管，而此第二半導體晶體管290例如為中操作電壓晶體管或高操作電壓晶體管。

在第二電路區(qū)204b中所形成的淡摻雜區(qū)260b的寬度是由延伸于堆疊柵極結(jié)構(gòu)254下方的部分寬度與間隙壁270c的寬度來決定。而間隙壁270c的寬度與堆疊柵極結(jié)構(gòu)254的周圍的高度有關(guān)。因此通過控制開口236所暴露的導體層220的高度，而使堆疊柵極結(jié)構(gòu)254中央的高度h1大于周圍的高度h2，由此而可以調(diào)整第二半導體晶體管的間隙壁270c的寬度，可增加第二半導體晶體管290的淡摻雜區(qū)260b裕度，使第二半導體晶體管290具有良好的電性表現(xiàn)。

接著，在存儲單元250旁的基底200中，形成摻雜區(qū)284。摻雜區(qū)284的形成方法例如是以具有間隙壁270a的存儲單元250為掩模，進行離子注入制作工藝。注入的摻質(zhì)可以是N型或P型摻質(zhì)，其端視元件的設計而定。其中，也可以在同一離子注入制作工藝中形成源極/漏極區(qū)280a、源極/漏極區(qū)280b以及摻雜區(qū)284。

本發(fā)明的閃存存儲器的制造方法中，第二半導體晶體管290的柵極的高度大于第一半導體晶體管292的柵極的高度，使得第二半導體晶體管290的間隙壁270c的寬度大于第一半導體晶體管292的間隙壁270b的寬度。其中，第二半導體晶體管290的間隙壁270c的寬度可通過開口236下的導體層220的高度作調(diào)整。第二半導體晶體管290具有寬的間隙壁270c，進一步使得第二半導體晶體管290具有寬的淡摻雜區(qū)260b，且以介電層230為掩模形成淡摻雜區(qū)260b，在制造流程中不需要額外的光刻蝕刻制作工藝，而可以增加淡摻雜區(qū)260b的裕度。此外，在形成第二半導體晶體管290的淡摻雜區(qū)260b時，利用周圍具有開口的介電層230作為掩模層，進行一傾斜角度的離子注入制作工藝，使淡摻雜區(qū)260b延伸至柵極下方，同樣也可以增加淡摻雜區(qū)260b裕度。

綜上所述，在本發(fā)明的半導體晶體管及其制造方法中，由于在半導體晶體管中，設置了周圍具有開口的介電層，以此周圍具有開口的介電層為掩模，進一步移除開口所暴露的部分導體層，使得柵極中央的高度大于柵極周圍的高度，由此而可以調(diào)整半導體晶體管的間隙壁的寬度，可增加半導體晶體管 的淡摻雜區(qū)裕度，使半導體晶體管具有良好的電性表現(xiàn)。

在本發(fā)明的半導體晶體管及其制造方法中，由于在半導體晶體管中，設置了周圍具有開口的介電層，在形成淡摻雜區(qū)時，此具有周圍具有開口的介電層作為注入掩模，使淡摻雜區(qū)延伸至柵極下方。

在本發(fā)明的半導體晶體管及其制造方法中，由于半導體晶體管的柵極由兩層導體層所構(gòu)成，因此柵極高度會高于其他核心晶體管或輸入/輸出晶體管的柵極的高度。

本發(fā)明的閃存存儲器及其制造方法中，在同一個制造流程中一起形成存儲單元、第一半導體晶體管與第二半導體晶體管。由于在第二半導體晶體管中，設置了周圍具有開口的介電層，以此周圍具有開口的介電層為掩模，進一步移除開口所暴露的部分導體層，使得柵極中央的高度大于周圍的高度，由此而可以調(diào)整第二半導體晶體管的間隙壁的寬度，可增加第二半導體晶體管的淡摻雜區(qū)裕度，使第二半導體晶體管具有良好的電性表現(xiàn)。

本發(fā)明的閃存存儲器及其制造方法中，由于在第二半導體晶體管中，設置了周圍具有開口的介電層，在形成淡摻雜區(qū)時，此具有周圍具有開口的介電層作為注入掩模。而可使淡摻雜區(qū)延伸至柵極下方。

本發(fā)明的閃存存儲器及其制造方法中，由于第二半導體晶體管的柵極由兩層導體層所構(gòu)成，因此第二半導體晶體管的柵極高度會大于第一半導體晶體管的柵極的高度。

雖然結(jié)合以上實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明的保護范圍應當以附上的權(quán)利要求所界定的為準。