本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種相變存儲器及其形成方法。

背景技術(shù)：

相變存儲器(Phase Change Random Access Memory，PCRAM)技術(shù)是基于S.R.Ovshinsky在20世紀60年代末提出相變薄膜可以應(yīng)用于相變存儲介質(zhì)的構(gòu)想建立起來的。作為一種新興的非易失性存儲技術(shù)，相變存儲器在讀寫速度、讀寫次數(shù)、數(shù)據(jù)保持時間、單元面積、多值實現(xiàn)等諸多方面對快閃存儲器都具有較大的優(yōu)越性，已成為目前非易失性存儲器技術(shù)研究的焦點。

在相變存儲器中，為了選擇相變存儲器的不同存儲單元，每一個相變存儲單元都必須包含一個接口控制設(shè)備，該設(shè)備可以是晶體管或二極管。請參考圖1，以二極管控制開關(guān)的相變存儲器為例進行示范性說明。每一位線104與字線105投影相交位置存在一選通二極管103，用于控制數(shù)據(jù)存儲，其與相變電阻102垂直相連。其中，所述相變電阻102的另一端與位線104相連，所述選通二極管103的另一端與字線105相連?？梢酝ㄟ^施加不同的電壓來選擇特定的存儲單元，由于每個相變存儲器單元包含了一系列的相變材料，通過改變當(dāng)前脈沖的振幅和持續(xù)時間來加熱相變材料，使相變材料在非晶態(tài)和晶態(tài)之間相互轉(zhuǎn)化，改變存儲器的阻抗，即可完成相應(yīng)的寫入/讀取操作。

隨著工藝節(jié)點的進一步增加，現(xiàn)有技術(shù)的相變存儲器讀取過程功耗較大，運行速度較慢，其性能有待進一步提高。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種運行速度快，功耗低的相變存儲器及其形成方法。

為解決上述問題，本發(fā)明提供一種相變存儲器的形成方法，包括：提供基底，所述基底內(nèi)形成有導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)表面與基底表面齊平；形成位于所述基底表面的第一絕緣層，以及貫穿所述第一絕緣層厚度的第一溝槽，且所述第一溝槽暴露出相鄰兩個導(dǎo)電結(jié)構(gòu)；形成覆蓋所述第一溝槽的底 部和側(cè)壁的導(dǎo)電層；形成覆蓋所述導(dǎo)電層的第二絕緣層，所述第二絕緣層填充滿所述第一溝槽；形成覆蓋所述第二絕緣層表面的第一光刻膠層，第一光刻膠層具有第一開口，所述第一開口位于第一溝槽上方所在區(qū)域，且所述第一開口的尺寸小于第一溝槽的尺寸；以所述第一光刻膠層為掩膜，沿第一開口向下刻蝕第二絕緣層、導(dǎo)電層直至暴露出層間介質(zhì)層，形成第二溝槽和中間導(dǎo)電層；形成中間導(dǎo)電層后，去除所述第一光刻膠層，向所述第二溝槽內(nèi)填充第三絕緣層，所述第三絕緣層表面高于中間導(dǎo)電層表面；去除部分厚度的第三絕緣層、第二絕緣層和中間導(dǎo)電層，直至暴露出第一絕緣層表面，形成底部電極，所述底部電極為厚度與長度比值小于等于1:3的刀片狀；形成位于所述第三絕緣層表面的第四絕緣層，形成貫穿所述第四絕緣層的第三溝槽，所述第三溝槽沿列方向排列，并暴露出底部電極；形成位于所述第三溝槽內(nèi)的相變層。

可選的，所述基底包括選通晶體管陣列和覆蓋所述選通晶體管陣列表面的層間介質(zhì)層，其中，所述選通晶體管陣列包括導(dǎo)體襯底、位于半導(dǎo)體襯底上的阱區(qū)；貫穿所述阱區(qū)并貫穿部分厚度的半導(dǎo)體襯底的深溝槽，所述深溝槽沿行方向排列；貫穿所述阱區(qū)的淺溝槽，所述淺溝槽沿列方向排列；所述深溝槽與淺溝槽垂直相交，且所述深溝槽與淺溝槽內(nèi)均填充有絕緣材質(zhì)，并且所述深溝槽與淺溝槽限定的區(qū)域?qū)?yīng)于存儲單元。

可選的，所述導(dǎo)電結(jié)構(gòu)貫穿層間介質(zhì)層厚度，所述第一溝槽沿行方向排列，所述第一開口在列方向上的尺寸小于第一溝槽在列方向上的尺寸。

可選的，所述第一開口在列方向上的尺寸小于第一溝槽在列方向上的尺寸與兩倍導(dǎo)電層的厚度的差值。

可選的，所述深溝槽底部填充有未摻雜的多晶硅，頂部填充有氧化硅。

可選的，所述選通晶體管陣列中的晶體管為二極管、雙極結(jié)型晶體管或金屬-氧化物半導(dǎo)體場效應(yīng)晶體管。

可選的，所述導(dǎo)電層的形成工藝為原子層沉積工藝、有機金屬化學(xué)氣相沉積工藝或物理氣相沉積工藝。

可選的，所述導(dǎo)電層的材料為TiN、TiSiN、TaN、Ta、TiAlN或TaSiN。

可選的，所述導(dǎo)電層的厚度為30埃-150埃，所述導(dǎo)電層的長度為70埃-1000埃。

可選的，還包括：在形成第二絕緣層之前，形成覆蓋所述導(dǎo)電層的刻蝕阻擋層。

可選的，去除部分厚度的第三絕緣層、第二絕緣層和中間導(dǎo)電層后，還包括：形成覆蓋底部電極、第二絕緣層和第三絕緣層的第一保護層，后續(xù)形成第三溝槽時再刻蝕第三溝槽底部的部分保護層以暴露出部分底部電極。

可選的，所述第一保護層的材料為氧化硅，其厚度為100埃-300埃。

可選的，所述第三溝槽側(cè)壁傾斜，與底部電極表面形成70°-80°的夾角。

可選的，形成第三溝槽過程包括：先干法去除部分厚度的第三絕緣層，隨后采用濕法刻蝕去除剩余厚度的第三絕緣層，且采用濕法刻蝕去除的第三絕緣層的厚度大于等于40埃。

可選的，所述相變層為化合物或復(fù)合物。

可選的，當(dāng)相變層為化合物時，其材料為Ge₂Sb₂Te₅或TiSbTe；當(dāng)相變層234為復(fù)合物時，所述相變層由Ga和Sb；In和Sb；In和Se；Sb和Te；Ge和Te；Ge、Sb和Te；In、Sb和Te；Ga、Se和Te；Sn、Sb和Te；In、Sb和Ge；Ag、In、Sb和Te；或者Ge、Sn、Sb和Te復(fù)合而成。

可選的，還包括：向所述相變層中摻雜In、Ge、Sb、Te、Ga、Sn、Si、Ti中的一種或多種原子。

可選的，在形成相變層之前，還包括：采用低溫氧化工藝對第三溝槽的側(cè)壁修復(fù)，所述低溫氧化工藝的溫度為150℃-300℃。

可選的，還包括：形成覆蓋相變層側(cè)壁和表面的第二保護層。

相應(yīng)的，還提供了一種采用上述方法形成的相變存儲器，包括：基底，位于所述基底內(nèi)的導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)表面與基底表面齊平；位于所述基底表面的絕緣層；位于所述絕緣層內(nèi)的底部電極和相變層，所述底部電極位于所述基底表面并與導(dǎo)電結(jié)構(gòu)電連接，且為厚度與長度比值小于等于1:3的刀片狀，所述相變層位于所述底部電極表面。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

形成暴露出相鄰兩個導(dǎo)電結(jié)構(gòu)的第一溝槽，用作后續(xù)形成底部電極的導(dǎo)電層在第一溝槽沉積形成，后續(xù)通過刻蝕工藝形成刀片狀的底部電極。不僅可以形成質(zhì)量較好的底部電極，且一次至少可以形成兩個底部電極，效率高。所述刀片狀的底部電極與相變層間的接觸面積小，對相變層加熱時速度快，且散熱少。因此，可以有效提高相變存儲器的運行速度并降低其功耗。

進一步，所述基底包括選通晶體管陣列，在所述選通晶體管陣列表面形成相變存儲器，可以通過施加不同的電壓來選擇特定的存儲單元，快速實現(xiàn)相變材料在非晶態(tài)和晶態(tài)之間相互轉(zhuǎn)化，完成相應(yīng)的寫入/讀取操作的速度快。

進一步，所述第三溝槽側(cè)壁傾斜，與底部電極表面形成70°-80°的夾角，因而后續(xù)形成的相變層側(cè)壁與底部電極表面呈70°-80°的夾角，降低了相變層在加熱過程中的熱損失，提高加熱速度，使其快速發(fā)生相變，從而進一步提高運行速度，降低功耗。

更進一步，向所述相變層中摻雜In、Ge、Sb、Te、Ga、Sn、Si、Ti中的一種或多種原子，熱損失小，有助于進一步提高相變層的性能，提高其發(fā)生相變的速度，提高相變存儲器的運行速度。

附圖說明

圖1是現(xiàn)有技術(shù)相變存儲器的電路示意圖；

圖2是本發(fā)明實施例的選通晶體管陣列的俯視結(jié)構(gòu)示意圖；

圖3-26為是本發(fā)明實施例的在上述選通晶體管陣列表面形成相變存儲結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)的相變存儲器的讀取過程功耗高、運行速度慢，其性能有待進一步優(yōu)化。

針對上述問題，本發(fā)明的實施例中對相變存儲單元中底部電極與相變層相接觸區(qū)域的形狀進行了優(yōu)化，將底部電極設(shè)計成刀片狀，以提高相變存儲器的運行速度并降低功耗。其形成步驟包括：

提供基底，所述基底內(nèi)形成有導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)表面與基底表面齊平；

形成位于所述基底表面的第一絕緣層，以及貫穿所述第一絕緣層厚度的第一溝槽，且所述第一溝槽暴露出相鄰兩個導(dǎo)電結(jié)構(gòu)；

形成覆蓋所述第一溝槽的底部和側(cè)壁的導(dǎo)電層；

形成覆蓋所述導(dǎo)電層的第二絕緣層，所述第二絕緣層填充滿所述第一溝槽；

形成覆蓋所述第二絕緣層表面的第一光刻膠層，第一光刻膠層具有第一開口，所述第一開口位于第一溝槽上方所在區(qū)域，且所述第一開口的尺寸小于第一溝槽的尺寸；

以所述第一光刻膠層為掩膜，沿第一開口向下刻蝕第二絕緣層、導(dǎo)電層直至暴露出層間介質(zhì)層，形成第二溝槽和中間導(dǎo)電層；

形成中間導(dǎo)電層后，去除所述第一光刻膠層，向所述第二溝槽內(nèi)填充第三絕緣層，所述第三絕緣層表面高于中間導(dǎo)電層表面；

去除部分厚度的第三絕緣層、第二絕緣層和中間導(dǎo)電層，直至暴露出第一絕緣層表面，形成底部電極，所述底部電極為厚度與長度間比值小于等于1:3的刀片狀；

形成位于所述第三絕緣層表面的第四絕緣層，形成貫穿所述第四絕緣層的第三溝槽，所述第三溝槽沿列方向排列，并暴露出底部電極；

形成位于所述第三溝槽內(nèi)的相變層。

進一步的，本申請中還將相變層側(cè)壁與底部電極表面間的角度設(shè)計成特殊角度，以降低相變層在加熱過程中的熱損失，提高加熱速度，使其快速發(fā)生相變，從而進一步提高運行速度，降低功耗。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

需要說明的是，在以下具體實施例中，以基底包括選通晶體管陣列和覆蓋所述選通晶體管陣列表面的層間介質(zhì)層為例予以示范性說明。

請結(jié)合參考圖2至圖5，提供選通晶體管陣列200。

其中，圖2為本發(fā)明一實施例中的選通晶體管陣列的俯視結(jié)構(gòu)圖；圖3是選通晶體管陣列的核心區(qū)域沿圖2中的X-X’的剖面結(jié)構(gòu)示意圖；圖4是選通晶體管陣列的核心區(qū)域沿圖2中的Y-Y’的剖面結(jié)構(gòu)示意圖；圖5是選通晶體管陣列的外圍電路區(qū)域沿圖2中的Z-Z’的剖面結(jié)構(gòu)示意圖。

需要說明的是，為便于理解本發(fā)明，圖2中僅示出了深溝槽213、淺溝槽214和導(dǎo)電插塞，其余結(jié)構(gòu)并未示出。

所述選通晶體管陣列包括：半導(dǎo)體襯底210、位于半導(dǎo)體襯底210上的阱區(qū)211；貫穿所述阱區(qū)211并貫穿部分厚度的半導(dǎo)體襯底210的深溝槽213，所述深溝槽213沿行方向排列；貫穿所述阱區(qū)211的淺溝槽214，所述淺溝槽214沿列方向排列；所述深溝槽213與淺溝槽214垂直相交，且所述深溝槽213與淺溝槽214內(nèi)均填充有絕緣材質(zhì)216，并且所述深溝槽213與淺溝槽214限定的區(qū)域?qū)?yīng)于存儲單元。

其中，所述半導(dǎo)體襯底210包括底層2101和位于其表面的導(dǎo)線層2102；所述阱區(qū)211包括N型輕摻雜區(qū)2111和覆蓋其表面的P型重摻雜區(qū)2112，所述N型輕摻雜區(qū)2111和P型重摻雜區(qū)構(gòu)成PN結(jié)，以形成多個二極管，組成二極管陣列；所述深溝槽213內(nèi)填充有絕緣材料例如氧化硅或未摻雜的多晶硅以隔離相鄰的選通晶體管。本發(fā)明的實施例中，所述深溝槽213底部填充有未摻雜的多晶硅2131，頂部填充有氧化硅2132，相比于全部填充氧化硅的方案，填充效果好，避免形成孔隙，隔離效果好。所述深溝槽213和淺溝槽214的形成過程和工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。

本發(fā)明的實施例中，為了修復(fù)形成深溝槽213時對半導(dǎo)體襯底210和阱區(qū)211造成的損傷，還包括：氧化所述深溝槽213的底部和側(cè)壁，形成覆蓋深溝槽213底部和側(cè)壁的第一修復(fù)層212。所述修復(fù)層212的形成工藝為熱氧化工藝，其材料為氧化硅。同理，所述淺溝槽214的底部和側(cè)壁還形成有第二修復(fù)層215，所述第二修復(fù)層215的形成工藝為熱氧化工藝，其材料為氧化硅。

需要說明的是，在本發(fā)明的其他實施例中，也可以不形成所述第一修復(fù) 層212和第二修復(fù)層215，或者僅形成兩者中的一種。

請繼續(xù)參考圖3至圖5，形成覆蓋所述選通晶體管陣列表面的層間介質(zhì)層216，以及貫穿所述層間介質(zhì)層216厚度的導(dǎo)電結(jié)構(gòu)。

所述層間介質(zhì)層216用于隔離其內(nèi)部的導(dǎo)電結(jié)構(gòu)，并用于隔離存儲陣列的存儲單元和后續(xù)形成的相變單元。所述層間介質(zhì)層216的材料為氧化硅、氮氧化硅等絕緣材料，其形成工藝為沉積工藝，例如化學(xué)或物理氣相沉積工藝。

所述導(dǎo)電結(jié)構(gòu)用于電連接選通單元和相變單元，或者用于電連接選通單元和后續(xù)形成的金屬互連線。所述導(dǎo)電結(jié)構(gòu)為導(dǎo)電插塞、導(dǎo)電孔、晶體管或其他結(jié)構(gòu)。在本發(fā)明的實施例中，與選通晶體管陣列的核心區(qū)域相對應(yīng)處的導(dǎo)電結(jié)構(gòu)為導(dǎo)電插塞217，其材料為鎢，與選通晶體管陣列的外圍電路區(qū)域相對應(yīng)處的導(dǎo)電結(jié)構(gòu)為晶體管218或?qū)щ姴迦?17。

需要說明的是，本發(fā)明的實施例中，所述導(dǎo)電插塞217的底部和側(cè)壁還形成有第三修復(fù)層2171。在本發(fā)明的其他實施例中，也可以不形成所述第三修復(fù)層2171。

需要說明的是，本發(fā)明的其他實施例中，所述選通晶體管陣列中的晶體管除了可以是二極管外，還可以是雙極結(jié)型晶體管(BJT)或金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)等其他晶體管。

請繼續(xù)參考圖3至圖5，形成位于所述層間介質(zhì)層216表面的第一絕緣層220以及貫穿所述第一絕緣層220厚度的第一溝槽221，所述第一溝槽221沿行方向排列，并暴露出相鄰兩個導(dǎo)電結(jié)構(gòu)。

所述第一絕緣層220用于作為后續(xù)形成導(dǎo)電層的支撐，且在后續(xù)隔離相鄰的底部電極。所述第一絕緣層220的形成工藝為沉積工藝，例如物理或化學(xué)氣相沉積工藝。所述第一絕緣層220可以為單層或多層堆疊結(jié)構(gòu)，例如所述第一絕緣層220可以由氧化硅、氮氧化硅或氮化硅中的一種或多種材料堆疊而成。

所述第一溝槽221用于定義出導(dǎo)電層的位置，以利于后續(xù)形成底部電極。所述第一溝槽221的形成工藝為刻蝕工藝，例如干法刻蝕工藝或濕法刻蝕工 藝。本發(fā)明的實施例中，為更好的沉積導(dǎo)電層，所述第一溝槽221暴露出相鄰的兩個導(dǎo)電結(jié)構(gòu)，后續(xù)可以在同一步驟中形成至少兩個質(zhì)量良好的底部電極，有利于優(yōu)化工藝，提高效率。

請參考圖6至圖8，其中圖6為在圖3的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖7為圖6沿A-A’的剖面結(jié)構(gòu)示意圖，也是在圖4的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖8為在圖5的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

形成覆蓋所述第一溝槽221(如圖3所示)的底部和側(cè)壁的導(dǎo)電層222；形成覆蓋所述導(dǎo)電層222的第二絕緣層224，所述第二絕緣層224填充滿所述第一溝槽221。

其中，所述導(dǎo)電層222用于后續(xù)形成底部電極。所述導(dǎo)電層222的形成工藝為沉積工藝，例如原子層沉積(ALD)工藝、有機金屬化學(xué)氣相沉積(MOCVD)工藝或物理氣相沉積(PVD)工藝。所述導(dǎo)電層222的材料為導(dǎo)電材料，例如TiN、TiSiN、TaN、Ta、TiAlN或TaSiN。本發(fā)明的實施例中，所述導(dǎo)電層222的材料為TiN，其形成工藝為原子層沉積工藝。

為形成刀片狀的底部電極，所述導(dǎo)電層222的厚度以30埃-150埃為宜。其理由在于，該厚度下，沉積形成的導(dǎo)電層222的均勻性最好，后續(xù)形成的底部電極的質(zhì)量最好，并且有助于形成刀片狀的底部電極。本發(fā)明的實施例中，所述導(dǎo)電層222的厚度為100埃。

所述第二絕緣層224后續(xù)用于隔離相鄰的底部電極。所述第二絕緣層224的形成工藝為沉積工藝，例如物理或化學(xué)氣相沉積工藝。所述第二絕緣層224的材料為氮化硅、氮氧化硅或氧化硅等絕緣材料。本發(fā)明的實施例中，所述第二絕緣層224的材料為氮化硅。

本發(fā)明的實施例中，為了保護待形成底部電極的部分導(dǎo)電層222不受損傷，還包括：在形成第二絕緣層224之前，形成覆蓋所述導(dǎo)電層222的刻蝕阻擋層223。所述刻蝕阻擋層223的形成工藝為沉積工藝，例如物理或化學(xué)氣相沉積工藝，所述刻蝕阻擋層223的厚度為100埃-300埃，以更好的保護待形成底部電極的部分導(dǎo)電層222。本發(fā)明的實施例中，所述刻蝕阻擋層223的 材料為氮化硅(SiN)，其厚度為200埃。

進一步參考圖6至圖8，形成覆蓋所述第二絕緣層224表面的第一光刻膠層226，第一光刻膠層226具有第一開口227，所述第一開口227位于第一溝槽221(如圖3所示)上方所在區(qū)域，且所述第一開口227在列方向上的尺寸W_1列小于第一溝槽221在列方向上的尺寸W₂。

所述第一開口227用于后續(xù)定義出底部電極的形狀、大小和位置。所述第一開口227沿行方向和列方向均有分布。為在后續(xù)刻蝕工藝中保證形成的底部電極的質(zhì)量，所述第一開口227在列方向上的尺寸W₁小于第一溝槽221在列方向上的尺寸W₂與兩倍導(dǎo)電層222的厚度h₁的差值，即W₁＜W₂-2h₁。本發(fā)明的實施例中，由于還形成有刻蝕阻擋層223，優(yōu)選方案是所述第一開口227在列方向上的尺寸W₁小于第一溝槽221在列方向上的尺寸W₂與兩倍導(dǎo)電層222的厚度h₁和兩倍刻蝕阻擋層223的厚度h₂的差值，即W₁＜W₂-2h₁-2h₂，只有這樣，后續(xù)刻蝕工藝才不會損傷位于第一溝槽221側(cè)壁的導(dǎo)電層222和刻蝕阻擋層223。

本發(fā)明的實施例中，在行方向(如圖7所示的剖面)上，相鄰的兩個第一開口227之間的距離為70埃-1000埃，以在后續(xù)形成對應(yīng)長度的底部電極。

本發(fā)明的實施例中，為更好的曝光、顯影形成所述第一光刻膠層226，其底部還形成有抗反射層(BARC)225。

需要說明的是，在本發(fā)明的其他實施例中，也可以不形成所述抗反射層(BARC)225，在此不再贅述。

請參考圖9至11，其中圖9為在圖6的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖10為在圖7的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖11為在圖8的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

以所述第一光刻膠層226為掩膜，沿第一開口227(如6所示)向下刻蝕第二絕緣層224、導(dǎo)電層222直至暴露出層間介質(zhì)層216，形成第二溝槽228和中間導(dǎo)電層222a。

所述中間導(dǎo)電層222a由導(dǎo)電層222刻蝕后形成，用于后續(xù)形成刀片狀的 底部電極，提高驅(qū)動電流。所述中間導(dǎo)電層222a的厚度為30埃-150埃。本發(fā)明的實施例中，上述刻蝕過程還刻蝕了部分厚度的層間介質(zhì)層216。

需要說明的是，在本發(fā)明的實施例中，由于還形成有刻蝕阻擋層223、抗反射層225，在刻蝕形成中間導(dǎo)電層222a的過程中，還對抗反射層225、刻蝕阻擋層223進行了刻蝕。

請結(jié)合參考圖12至14，其中圖12為在圖9的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖13為在圖10的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖14為在圖11的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

形成中間導(dǎo)電層222a后，去除所述第一光刻膠層226(如圖9所示)，向所述第二溝槽228(如圖10所示)內(nèi)填充第三絕緣層230，所述第三絕緣層230表面高于中間導(dǎo)電層222a表面。

去除所述第一光刻膠層226的工藝為刻蝕工藝、化學(xué)機械拋光工藝或者灰化去除工藝。本發(fā)明的實施例中，去除所述第一光刻膠層226的步驟在形成中間導(dǎo)電層222a后，形成第三絕緣層230前執(zhí)行。并且，還包括：去除所述抗反射層(BARC)225(如圖6所示)。

所述第三絕緣層230用于后續(xù)和第二絕緣層224一起，隔離后續(xù)形成的底部電極，以提高形成的相變存儲器的性能。所述第三絕緣層230的形成工藝為沉積工藝，例如化學(xué)氣相沉積工藝。所述第三絕緣層230的材料為氧化硅、氮化硅或氮氧化硅。本發(fā)明的實施例中，所述第三絕緣層230的材料為氮化硅。

請結(jié)合參考圖15至17，其中圖15為在圖12的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖16為在圖13的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖17為在圖14的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

去除部分厚度的第三絕緣層230、第二絕緣層224和中間導(dǎo)電層222a(如圖12所示)，直至暴露出第一絕緣層220表面，形成底部電極222b。

去除部分厚度的第三絕緣層230、第二絕緣層224和中間導(dǎo)電層222a采 用的工藝為刻蝕工藝或者平坦化工藝，例如化學(xué)機械拋光工藝。所述底部電極222b由中間導(dǎo)電層222a經(jīng)上述去除步驟后形成，其位于導(dǎo)電插塞217和層間介質(zhì)層216表面，并覆蓋第一溝槽側(cè)壁的第一絕緣層220表面。所述底部電極222b的厚度H為30埃-150埃，其長度L為70埃-1000埃，上述底部電極222b的形狀為刀片狀。

需要說明的是，如圖15和16所示，定義底部電極222b的厚度H和其長度L之間的比值小于等于1:3時的形狀為刀片狀。本發(fā)明的實例中，所述底部電極222b的厚度H為100埃，其長度L為700埃，其厚度H與其長度L之間的比值為1:7，該刀片狀的底部電極與相變層的接觸面積小，加熱速度快且熱損失少，可有效提高后續(xù)形成的相變存儲器的運行速度，并降低功耗。

需要說明的是，本發(fā)明的實施例中，去除部分厚度的第三絕緣層230、第二絕緣層224和中間導(dǎo)電層222a后，為修復(fù)該步驟對剩余的層造成的傷害，并保護形成的底部電極222b，還包括：形成覆蓋底部電極222b、刻蝕阻擋層223、第二絕緣層224和第三絕緣層230的第一保護層231。所述第一保護層231的材料為氧化硅，其厚度為100埃-300埃。本發(fā)明的實施例中，所述第一保護層231的厚度為150埃。

請結(jié)合參考圖18至20，其中圖18為在圖15的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖19為在圖16的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖20為在圖17的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

形成位于所述第三絕緣層230表面的第四絕緣層232和貫穿所述第四絕緣層232的第三溝槽233，所述第三溝槽233沿列方向排列，并暴露出底部電極222b。

所述第四絕緣層232用于后續(xù)隔離相鄰的相變材料。所述第四絕緣層232的形成工藝為沉積工藝，例如化學(xué)氣相沉積工藝。所述第四絕緣層232的材料為絕緣材料，如氮化硅、氮氧化硅、氧化硅等。本發(fā)明的實施例中，為使其底部的第一保護層231能更好的保護底部電極，且在刻蝕形成第三溝槽233的過程中起到刻蝕停止的作用，所述第四絕緣層232的材料為氮化硅。

所述第四絕緣層232的厚度為400埃-600埃，以在后續(xù)填充相應(yīng)厚度的相變材料。本發(fā)明的實施例中，所述第四絕緣層232的厚度為500埃。

所述第三溝槽233用于后續(xù)填充相變材料形成相變層。所述第三溝槽233位于底部電極222b上方，定義出相變層的位置、大小和形狀。所述第三溝槽233側(cè)壁(圖19所示)傾斜，與底部電極222b表面形成70°-80°的夾角，以利于后續(xù)形成的相變層與底部電極222b表面也保持上述夾角，以利于形成運行速度快、功耗低的相變存儲器。本發(fā)明的實施例中，所述第三溝槽233側(cè)壁與底部電極222b表面的夾角為76°。

本發(fā)明的實施例中，由于還形成有第一保護層231，因此形成第三溝槽233的過程中還對第一保護層231進行了刻蝕。

并且，為避免刻蝕形成第三溝槽233的過程中損傷底部電極222b，所述第三溝槽233的形成步驟包括：采用干法刻蝕工藝刻蝕所述第三絕緣層230和部分厚度的第一保護層231，隨后采用濕法刻蝕工藝去除剩余厚度的第一保護層231。為更好的保護底部電極222b，采用濕法刻蝕工藝去除的第一保護層231的厚度大于等于40埃。本發(fā)明的實施例中，用濕法刻蝕工藝去除的第一保護層231的厚度為50埃。

需要說明的是，本發(fā)明的其他實施例中，若前述步驟中未形成第一保護層231，則先干法去除部分厚度的第三絕緣層230，隨后采用濕法刻蝕去除剩余厚度的第三絕緣層230，且采用濕法刻蝕去除的第三絕緣層230的厚度大于等于40埃。

需要說明的是，除了通過檢測剩余待刻蝕層的厚度來控制干法刻蝕工藝外，還可以通過工藝條件計算干法刻蝕的時間，對剩余待刻蝕層的厚度進行預(yù)估來控制干法刻蝕工藝，在此不再贅述。

請結(jié)合參考圖21至23，其中圖21為在圖18的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖22為在圖19的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖23為在圖20的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

形成位于所述第三溝槽233(如圖19所示)內(nèi)的相變層234。

所述相變層234用于后續(xù)作為相變存儲器的相變單元，后續(xù)可施加不同的電壓來選擇特定存儲單元所對應(yīng)的相變單元，通過改變當(dāng)前脈沖的振幅和持續(xù)時間來加熱相變單元的相變材料，使相變材料在非晶態(tài)和晶態(tài)之間相互轉(zhuǎn)化，改變存儲器的阻抗，即可完成相應(yīng)的寫入/讀取操作。所述相變層234為化合物或復(fù)合物，例如，當(dāng)相變層234為化合物時，其材料為Ge₂Sb₂Te₅或TiSbTe；當(dāng)相變層234為復(fù)合物時，其材料可以由2-4種相變材料復(fù)合而成，例如Ga和Sb；In和Sb；In和Se；Sb和Te；Ge和Te；Ge、Sb和Te；In、Sb和Te；Ga、Se和Te；Sn、Sb和Te；In、Sb和Ge；Ag、In、Sb和Te；Ge、Sn、Sb和Te。并且，為進一步提高相變層的性能，提高其發(fā)生相變的速度，還可以向前述化合物或復(fù)合物的相變層中摻雜In、Ge、Sb、Te、Ga、Sn、Si、Ti中的一種或多種原子。本發(fā)明的實施例中，所述相變層的材料為Ge₂Sb₂Te₅，其內(nèi)部摻雜有In原子。

所述相變層234形成在第三溝槽233內(nèi)，因此，所述相變層234的側(cè)壁(圖21所示)與底部電極222b間的夾角范圍為70°-80°，發(fā)明人發(fā)現(xiàn)，在該角度范圍內(nèi)，可以降低熱損失，在較短的時間內(nèi)使相變材料發(fā)生相變，后續(xù)形成的相變存儲器的運行速度快，功耗較低。本發(fā)明的實施例中，所述相變層234的側(cè)壁(圖21所示)與底部電極222b間的夾角為76度，相變材料發(fā)生相變所用的時間更短，后續(xù)形成的相變存儲器的運行速度更快，功耗更低。

為提高相變存儲器的質(zhì)量，本發(fā)明的實施例中，在形成相變層之前，還包括：采用低溫(150℃-300℃)氧化工藝對第三溝槽233的側(cè)壁予以修復(fù)。需要說明的是，此處修復(fù)第三溝槽233側(cè)壁的步驟為可選步驟，本發(fā)明的其他實施例中，也可以不修復(fù)第三溝槽233側(cè)壁，而直接沉積相變層。

請結(jié)合參考圖24至26，其中圖24為在圖21的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖25為在圖22的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖；圖26為在圖23的基礎(chǔ)上進一步形成相變存儲器的過程的剖面結(jié)構(gòu)示意圖。

形成與相變層234電連接的頂部電極236。

需要說明的是，采用過刻蝕(over etch)工藝形成相變層234，其表面暴 露出，且相變層234的部分側(cè)壁難免會暴露出，為保護這些暴露區(qū)域的相變層不受損傷，因此，在形成相變層234后，還包括：形成覆蓋相變層234側(cè)壁和表面的第二保護層。本發(fā)明的實施例中，所述相變層234側(cè)壁的第二保護層2351的材料為氮化鈦，其形成工藝為低溫氮化工藝，所述低溫氮化工藝所述的溫度為150℃-300℃，所述相變層234表面的第二保護層2352的材料為氧化硅。

需要說明的是，在本發(fā)明的其他實施例中，所述第二保護層的材料還可以為TiN、TiSiN、TaN、Ta、TiAlN或TaSiN。

所述頂部電極236用于傳遞電信號。本發(fā)明的實施例中，所述頂部電極236通過導(dǎo)電插塞237與相變層234電連接。并且，相鄰導(dǎo)電插塞237間通過第五絕緣層238隔離，所述導(dǎo)電插塞237與第五絕緣層238之間還有修復(fù)層239，在此不再贅述。

上述步驟完成后，本發(fā)明實施例的相變存儲器的制作完成。

相應(yīng)的，請繼續(xù)參考圖24至26，本發(fā)明的實施例還提供一種相變存儲器，包括：

基底，位于所述基底內(nèi)的導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)表面與基底表面齊平；

位于所述基底表面的絕緣層；

位于所述絕緣層內(nèi)的底部電極222b和相變層234，所述底部電極222b位于所述基底表面并與導(dǎo)電結(jié)構(gòu)電連接，且為厚度與長度間比值小于等于1:3的刀片狀，所述相變層234位于所述底部電極222b表面。

其中，所述基底包括選通晶體管陣列和覆蓋所述選通晶體管陣列表面的層間介質(zhì)層216，其中，所述晶體管陣列包括導(dǎo)體襯底210、位于半導(dǎo)體襯底210上的阱區(qū)211；貫穿所述阱區(qū)211并貫穿部分厚度的半導(dǎo)體襯底210的深溝槽213，所述深溝槽213沿行方向排列；貫穿所述阱區(qū)211的淺溝槽214，所述淺溝槽214沿列方向排列；所述深溝槽213與淺溝槽214垂直相交，且所述深溝槽213與淺溝槽214內(nèi)均填充有絕緣材質(zhì)，并且所述深溝槽213與淺溝槽214限定的區(qū)域?qū)?yīng)于存儲單元。所述導(dǎo)電結(jié)構(gòu)(例如導(dǎo)電插塞217)貫穿層間介質(zhì)層216厚度。

所述底部電極222b的材料為TiN、TiSiN、TaN、Ta、TiAlN或TaSiN。所述導(dǎo)電層222b的厚度H為30埃-150埃，所述導(dǎo)電層222b的長度L為70埃-1000埃。更多關(guān)于其形成過程請參考前文所述。

在本發(fā)明的實施例中，所述相變層234的側(cè)壁傾斜，與底部電極222b表面形成70°-80°的夾角，例如76°。所述相變層為化合物或復(fù)合物，當(dāng)相變層為化合物時，其材料為Ge₂Sb₂Te₅或TiSbTe；當(dāng)相變層234為復(fù)合物時，所述相變層由Ga和Sb；In和Sb；In和Se；Sb和Te；Ge和Te；Ge、Sb和Te；In、Sb和Te；Ga、Se和Te；Sn、Sb和Te；In、Sb和Ge；Ag、In、Sb和Te；或者Ge、Sn、Sb和Te復(fù)合而成。進一步的，所述相變層234中還可以摻雜有In、Ge、Sb、Te、Ga、Sn、Si、Ti中的一種或多種原子，在此不再贅述。

更多關(guān)于本發(fā)明實施例的相變存儲器的結(jié)構(gòu)，請結(jié)合參考前述相變存儲器的形成方法，在此不再贅述。

本發(fā)明的實施例中，首先形成暴露出相鄰兩個導(dǎo)電結(jié)構(gòu)的第一溝槽，用作后續(xù)形成底部電極的導(dǎo)電層在第一溝槽沉積形成，后續(xù)通過刻蝕工藝形成刀片狀(厚度與長度比值小于等于1:3)的底部電極。不僅可以形成質(zhì)量較好的底部電極，且一次至少可以形成兩個底部電極，效率高。所述刀片狀的底部電極與相變層間的接觸面積小，對相變層加熱時速度快，且散熱少。因此，可以有效提高相變存儲器的運行速度并降低其功耗。

進一步，所述基底包括選通晶體管陣列，在所述選通晶體管陣列表面形成相變存儲器，可以通過施加不同的電壓來選擇特定的存儲單元，快速實現(xiàn)相變材料在非晶態(tài)和晶態(tài)之間相互轉(zhuǎn)化，完成相應(yīng)的寫入/讀取操作的速度快。

進一步，所述第三溝槽側(cè)壁傾斜，與底部電極表面形成70°-80°的夾角，因而后續(xù)形成的相變層側(cè)壁與底部電極表面呈70°-80°的夾角，降低了相變層在加熱過程中的熱損失，提高加熱速度，使其快速發(fā)生相變，從而進一步提高運行速度，降低功耗。

更進一步，向所述相變層中摻雜In、Ge、Sb、Te、Ga、Sn、Si、Ti中的一種或多種原子，熱損失小，有助于進一步提高相變層的性能，提高其發(fā)生相變的速度，提高相變存儲器的運行速度。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準。