本發(fā)明涉及半導(dǎo)體器件制造工藝領(lǐng)域，尤其涉及一種超結(jié)MOSFET器件的制造方法及器件。

背景技術(shù)：

為了節(jié)約能量，減少器件的功率損耗尤為重要，例如，在直流-直流轉(zhuǎn)換器中所使用的器件的功率損耗。對于金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱MOSFET)器件，可以通過減小器件的導(dǎo)通電阻來減小功率損耗。但是，由于擊穿電壓與導(dǎo)通電阻成反比關(guān)系，所以當(dāng)MOSFET器件的導(dǎo)通電阻減小時(shí)，會(huì)對器件的擊穿電壓產(chǎn)生不利的影響。目前為了解決這一問題，引入了超結(jié)MOSFET器件，其有源區(qū)下方設(shè)有超結(jié)結(jié)構(gòu)，該超結(jié)結(jié)構(gòu)為交替排布且導(dǎo)電類型不同的摻雜區(qū)，例如，交替的P型區(qū)和N型區(qū)。超結(jié)MOSFET器件中的超結(jié)結(jié)構(gòu)處于電荷平衡狀態(tài)，其交替的P型區(qū)和N型區(qū)在反向電壓的作用下相互耗盡，從而提高器件的耐壓特性。

然而，在超結(jié)MOSFET器件的制造過程中，超結(jié)結(jié)構(gòu)的P型區(qū)和N型區(qū)會(huì)發(fā)生熱擴(kuò)散，這樣的擴(kuò)散會(huì)破壞電荷平衡，導(dǎo)致器件的擊穿電壓下降。尤其是在小于200V的低反向偏壓下，這些不利影響會(huì)隨著超結(jié)結(jié)構(gòu)的寬度變小而變得更為顯著。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種超結(jié)MOSFET器件的制造方法及器件，用于解決現(xiàn)有的超結(jié)MOSFET器件制造方法中，因超結(jié)結(jié)構(gòu)熱擴(kuò)散導(dǎo)致器件的耐壓特性降低的問題。

本發(fā)明的第一個(gè)方面是提供一種超結(jié)MOSFET器件的制造方法，包括：

在襯底的表面上形成外延層，在所述外延層的表面內(nèi)形成超結(jié)結(jié)構(gòu)，所 述超結(jié)結(jié)構(gòu)包括交替排布的第一導(dǎo)電型立柱和第二導(dǎo)電型立柱；

形成圍繞所述超結(jié)結(jié)構(gòu)外圍的深槽，所述深槽的深度大于所述超結(jié)結(jié)構(gòu)的深度；

在所述深槽的內(nèi)壁上形成氧化層，并在覆蓋有所述氧化層的所述深槽內(nèi)填充多晶硅，形成多晶硅立柱；

去除預(yù)設(shè)區(qū)域內(nèi)的所述氧化層，以暴露所述深槽的部分側(cè)壁和所述多晶硅立柱的部分側(cè)壁；

在所述深槽和所述多晶硅立柱暴露出的側(cè)壁上形成柵氧化層，形成填充在所述柵氧化層之間的多晶硅；

按照預(yù)設(shè)工藝，形成位于所述外延層表面內(nèi)的體區(qū)和源區(qū)，其中，所述體區(qū)位于所述超結(jié)結(jié)構(gòu)的上方，所述源區(qū)位于所述體區(qū)的上方。

本發(fā)明的另一個(gè)方面是提供一種超結(jié)MOSFET器件，包括：

襯底和位于所述襯底表面上的外延層；

位于所述外延層表面內(nèi)，且自下而上依次設(shè)置的超結(jié)結(jié)構(gòu)、體區(qū)和源區(qū)，所述超結(jié)結(jié)構(gòu)包括交替排布的第一導(dǎo)電型立柱和第二導(dǎo)電型立柱；

圍繞所述超結(jié)結(jié)構(gòu)外圍的深槽，所述深槽的深度大于所述超結(jié)結(jié)構(gòu)的深度，所述深槽內(nèi)設(shè)置有多晶硅立柱；所述深槽靠近底部的部分與所述多晶硅立柱之間填充有氧化層，所述深槽的其余部分內(nèi)壁和所述多晶硅立柱上覆蓋有柵氧化層，所述柵氧化層之間的凹槽內(nèi)填充有多晶硅。

本發(fā)明提供的超結(jié)MOSFET器件的制造方法及器件，通過在超結(jié)結(jié)構(gòu)的外圍覆蓋氧化層，并填充多晶硅，實(shí)現(xiàn)有效隔離，避免因熱擴(kuò)散導(dǎo)致器件的擊穿電壓下降，并且可以有效減小表面電場階梯，進(jìn)一步改善電荷平衡。此外，通過對氧化層的厚度進(jìn)行調(diào)整，能夠減少超結(jié)結(jié)構(gòu)中陷阱電荷的影響，更好地優(yōu)化器件的性能。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例一提供的超結(jié)MOSFET器件的制造方法的流程示意圖；

圖2為本發(fā)明實(shí)施例一中形成外延層和超結(jié)結(jié)構(gòu)之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例一中形成深槽之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例一中形成氧化層和多晶硅立柱之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例一中在所述深槽的內(nèi)壁上形成氧化層和多晶硅立柱的流程示意圖；

圖6為本發(fā)明實(shí)施例一中形成氧化層之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例一中形成多晶硅立柱之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例一中去除預(yù)設(shè)區(qū)域內(nèi)的氧化層之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖9為本發(fā)明實(shí)施例一中形成柵氧化層和多晶硅之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖10為本發(fā)明實(shí)施例一中形成柵氧化層和填充在所述柵氧化層之間的多晶硅的流程示意圖；

圖11為本發(fā)明實(shí)施例一中形成柵氧化層之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖12為本發(fā)明實(shí)施例一中填充多晶硅之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖13為本發(fā)明實(shí)施例一中形成體區(qū)和源區(qū)之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖；

圖14為本發(fā)明實(shí)施例一中形成源極金屬層之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。為了方便說明，放大或者縮小了不同層和區(qū)域的尺寸，所以圖中所示大小和比例并不一定代表實(shí)際尺寸，也不反映尺寸的比例關(guān)系。

半導(dǎo)體制造工藝是在半導(dǎo)體晶圓上實(shí)施的一系列工藝步驟，包括光刻、離子注入、退火、氧化、生長薄膜層、干法刻蝕、濕法腐蝕等。在半導(dǎo)體中摻入雜質(zhì)元素(通常為五族元素或三族元素)可使其導(dǎo)電，按照其導(dǎo)電類型，可分為N型半導(dǎo)體和P型半導(dǎo)體：摻入了五族元素的半導(dǎo)體，為N型半導(dǎo)體，摻入了三族元素的半導(dǎo)體，為P型半導(dǎo)體。

圖1為本發(fā)明實(shí)施例一提供的超結(jié)MOSFET器件的制造方法的流程示意圖，為了對本實(shí)施例中的制造方法進(jìn)行清楚系統(tǒng)的描述，圖2-圖14為本實(shí)施例執(zhí)行過程中的具體流程示意圖和超結(jié)MOSFET器件的結(jié)構(gòu)示意圖，如圖1所示，所述方法包括：

101、在襯底的表面上形成外延層，在所述外延層的表面內(nèi)形成超結(jié)結(jié)構(gòu)，所述超結(jié)結(jié)構(gòu)包括交替排布的第一導(dǎo)電型立柱和第二導(dǎo)電型立柱。

具體地，執(zhí)行101之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖2所示，其中，所述襯底用標(biāo)號(hào)11表示，所述外延層用標(biāo)號(hào)12表示，所述第一導(dǎo)電型立柱用標(biāo)號(hào)13表示，所述第二導(dǎo)電型立柱用標(biāo)號(hào)14表示。

其中，所述襯底可以為半導(dǎo)體元素，例如單晶硅、多晶硅或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以為混合的半導(dǎo)體結(jié)構(gòu)，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合。本實(shí)施例在此不對其進(jìn)行限制。

實(shí)際應(yīng)用中，可以采用傾斜注入，外延或多次外延注入等工藝形成所述超結(jié)結(jié)構(gòu)。其中，導(dǎo)電類型可以包括P型和N型，舉例來說，所述第一導(dǎo)電型為P型，所述第二導(dǎo)電型為N型；或者，所述第一導(dǎo)電型為N型，所述第二導(dǎo)電型為P型。

102、形成圍繞所述超結(jié)結(jié)構(gòu)外圍的深槽，所述深槽的深度大于所述超結(jié)結(jié)構(gòu)的深度。

具體地，執(zhí)行102之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖3所示，其中，所述深槽用標(biāo)號(hào)15表示。實(shí)際應(yīng)用中，可以通過氧化物掩膜，進(jìn) 行深槽刻蝕。

103、在所述深槽的內(nèi)壁上形成氧化層，并在覆蓋有所述氧化層的所述深槽內(nèi)填充多晶硅，以形成多晶硅立柱。

具體地，執(zhí)行103之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖4所示，其中，所述氧化層用標(biāo)號(hào)16表示，所述多晶硅立柱用標(biāo)號(hào)17表示。

實(shí)際應(yīng)用中，可以通過深槽內(nèi)氧化，形成所述氧化層，通過對所述氧化層的厚度進(jìn)行調(diào)整，可以對所述超結(jié)結(jié)構(gòu)中由于所述第一導(dǎo)電型立柱和所述第二導(dǎo)電型立柱互擴(kuò)散造成的電荷不平衡狀態(tài)進(jìn)行抑制，提高器件性能。

可選的，103可以通過多種方式實(shí)現(xiàn)，具體舉例來說，圖5為本發(fā)明實(shí)施例一中在所述深槽的內(nèi)壁上形成氧化層和多晶硅立柱的流程示意圖，如圖5所示，103具體可以包括：

501、形成覆蓋所述外延層表面和所述深槽內(nèi)壁的氧化層。

具體地，執(zhí)行501之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖6所示，其中，所述氧化層仍用標(biāo)號(hào)16表示。

502、在覆蓋有所述氧化層的所述深槽內(nèi)填充多晶硅，并進(jìn)行多晶硅回刻，以形成所述多晶硅立柱。

具體地，執(zhí)行502之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖7所示，其中，所述多晶硅立柱仍用標(biāo)號(hào)17表示。

503、去除位于所述外延層表面上和預(yù)設(shè)區(qū)域內(nèi)的所述氧化層，以暴露所述外延層的表面、所述深槽的部分側(cè)壁和所述多晶硅立柱的部分側(cè)壁。

具體地，執(zhí)行503之后的所述超結(jié)MOSFET器件的結(jié)構(gòu)示意圖如圖4所示。

104、去除預(yù)設(shè)區(qū)域內(nèi)的所述氧化層，以暴露所述深槽的部分側(cè)壁和所述多晶硅立柱的部分側(cè)壁。

具體地，執(zhí)行104之后的所述超結(jié)MOSFET器件的剖面示意圖如圖8所示。

105、在所述深槽和所述多晶硅立柱暴露出的側(cè)壁上形成柵氧化層，形成填充在所述柵氧化層之間的多晶硅。

具體地，執(zhí)行105之后的所述述超結(jié)MOSFET器件的剖面示意圖如圖9所示，其中，所述柵氧化層用標(biāo)號(hào)18表示，所述多晶硅用標(biāo)號(hào)19表示。

實(shí)際應(yīng)用中，可以通過多種工藝步驟形成柵氧化層，本實(shí)施例在此未對其進(jìn)行限制。

可選的，105可以通過多種方式實(shí)現(xiàn)，具體舉例來說，圖10為本發(fā)明實(shí)施例一中形成柵氧化層和填充在所述柵氧化層之間的多晶硅的流程示意圖，如圖10所示，105具體可以包括：

1001、在所述外延層的表面上、以及所述深槽和所述多晶硅立柱暴露出的側(cè)壁上生長柵氧化層。

具體地，執(zhí)行1001之后的所述述超結(jié)MOSFET器件的剖面示意圖如圖11所示，其中，所述柵氧化層仍用標(biāo)號(hào)18表示。

1002、在所述柵氧化層之間的凹槽內(nèi)填充多晶硅，并進(jìn)行多晶硅回刻。

具體地，執(zhí)行1002之后的所述述超結(jié)MOSFET器件的剖面示意圖如圖12所示，其中，所述多晶硅仍用標(biāo)號(hào)19表示。

1003、去除位于所述外延層表面上的柵氧化層和位于所述多晶硅立柱上方的柵氧化層。

具體地，執(zhí)行1003之后的所述述超結(jié)MOSFET器件的剖面示意圖如圖9所示。

106、按照預(yù)設(shè)工藝，形成位于所述外延層表面內(nèi)的體區(qū)和源區(qū)，其中，所述體區(qū)位于所述超結(jié)結(jié)構(gòu)的上方，所述源區(qū)位于所述體區(qū)的上方。

具體地，執(zhí)行106之后的所述超結(jié)MOSFET器件的剖面示意圖如圖13所示，其中，所述體區(qū)用標(biāo)號(hào)20表示，所述源區(qū)用標(biāo)號(hào)21表示。

可選的，106具體可以包括：

向所述超結(jié)結(jié)構(gòu)表面進(jìn)行離子注入，形成位于所述超結(jié)結(jié)構(gòu)表面內(nèi)的體區(qū)。

向所述體區(qū)表面的預(yù)設(shè)區(qū)域進(jìn)行離子注入，形成位于所述體區(qū)表面內(nèi)的源區(qū)，所述源區(qū)的深度小于所述體區(qū)的深度。

再可選的，為了形成所述超結(jié)MOSFET器件的源極，在106之后，所述方法還可以包括：

形成覆蓋當(dāng)前整個(gè)器件表面的介質(zhì)層；

去除所述多晶硅立柱上方和所述體區(qū)上方的預(yù)設(shè)區(qū)域，以露出所述多晶硅立柱的表面和所述體區(qū)的表面，形成接觸孔；

形成覆蓋所述介質(zhì)層表面的源極金屬層，所述源極金屬層填充所述接觸孔，且與所述體區(qū)和所述多晶硅立柱接觸。

具體地，形成所述源極金屬層之后的所述超結(jié)MOSFET器件的剖面示意圖如圖14所示，其中，所述源極金屬層用標(biāo)號(hào)22表示，所述介質(zhì)層用標(biāo)號(hào)23表示。

其中，源極金屬層22的材料可以為金、銀、鋁、鉑或鉬，具體材料的選擇可根據(jù)實(shí)際情況而定。

進(jìn)一步的，為了形成所述超結(jié)MOSFET器件的漏極，在106之后，還包括：

按照預(yù)設(shè)的工藝，形成所述超結(jié)MOSFET器件的漏極。

具體的，可以在完成源極金屬接觸后，按照通過背面工藝，形成漏極金屬接觸。

實(shí)際應(yīng)用中，可以先形成所述源極，再形成所述漏極；或者，也可以先形成所述漏極，再制備所述源極，本實(shí)施例在此不對其進(jìn)行限制。

本實(shí)施例提供的超結(jié)MOSFET器件的制造方法，通過在超結(jié)結(jié)構(gòu)的外圍覆蓋氧化層，并填充多晶硅，實(shí)現(xiàn)有效隔離，避免因熱擴(kuò)散導(dǎo)致器件的擊穿電壓下降，并且可以有效減小表面電場階梯，進(jìn)一步改善電荷平衡。此外，通過對氧化層的厚度進(jìn)行調(diào)整，能夠減少超結(jié)結(jié)構(gòu)中陷阱電荷的影響，更好地優(yōu)化器件的性能。

本發(fā)明實(shí)施例二提供一種超結(jié)MOSFET器件，所述器件包括：

襯底和位于所述襯底表面上的外延層；

位于所述外延層表面內(nèi)，且自下而上依次設(shè)置的超結(jié)結(jié)構(gòu)、體區(qū)和源區(qū)，所述超結(jié)結(jié)構(gòu)包括交替排布的第一導(dǎo)電型立柱和第二導(dǎo)電型立柱；

圍繞所述超結(jié)結(jié)構(gòu)外圍的深槽，所述深槽的深度大于所述超結(jié)結(jié)構(gòu)的深度，所述深槽內(nèi)設(shè)置有多晶硅立柱；所述深槽靠近底部的部分與所述多晶硅立柱之間填充有氧化層，所述深槽的其余部分內(nèi)壁和所述多晶硅立柱上覆蓋有柵氧化層，所述柵氧化層之間的凹槽內(nèi)填充有多晶硅。

其中，所述體區(qū)的底部高于所述柵氧化層的底部。

可選的，所述器件還包括：

覆蓋所述外延層表面的介質(zhì)層；

位于所述介質(zhì)層表面上的源極金屬層，且位于所述多晶硅立柱上方的源極金屬層穿過所述介質(zhì)層向下延伸至與所述多晶硅立柱接觸，位于所述源區(qū)上方的源極金屬層穿過所述介質(zhì)層和所述源區(qū)向下延伸至與所述多晶硅立柱和所述體區(qū)接觸。

具體的，本實(shí)施例中所述超結(jié)MOSFET器件的制造方法可參見實(shí)施例一的內(nèi)容，本實(shí)施例在此不再闡述。

其中，所述半導(dǎo)體襯底可以為半導(dǎo)體元素，例如單晶硅、多晶硅或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以為混合的半導(dǎo)體結(jié)構(gòu)，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合。本實(shí)施例在此不對其進(jìn)行限制。在實(shí)際應(yīng)用中，所述半導(dǎo)體襯底具體還可以為在半導(dǎo)體上生長了一層或多層半導(dǎo)體薄膜的外延片。

具體的，源極金屬層的材料可以為金、銀、鋁、鉑或鉬，具體材料的選擇可根據(jù)實(shí)際情況而定。

本實(shí)施例提供的超結(jié)MOSFET器件，通過在超結(jié)結(jié)構(gòu)的外圍覆蓋氧化層，并填充多晶硅，實(shí)現(xiàn)有效隔離，避免因熱擴(kuò)散導(dǎo)致器件的擊穿電壓下降，并且可以有效減小表面電場階梯，進(jìn)一步改善電荷平衡。此外，通過對氧化層的厚度進(jìn)行調(diào)整，能夠減少超結(jié)結(jié)構(gòu)中陷阱電荷的影響，更好地優(yōu)化器件的性能。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。