本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度的方向發(fā)展。為了克服晶體管的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了一種高電子遷移率晶體管(HEMT)，其基本結(jié)構(gòu)由一個(gè)調(diào)制摻雜異質(zhì)結(jié)及其源漏結(jié)構(gòu)組成，其中，所述異質(zhì)結(jié)又由未被摻雜的量子阱層和位于量子阱層表面的勢(shì)壘層組成。由于所述量子阱層未被摻雜，所以所述二維電子氣(2-DEG)不受電離雜質(zhì)的散射影響，遷移率非常高，可以有效提高器件的性能，抑制短溝道效應(yīng)，降低閾值電壓。

GaN基材料作為第三代半導(dǎo)體材料，具有禁帶寬度大、電子飽和漂移速度大、化學(xué)穩(wěn)定性好、抗輻射、耐高溫、易形成異質(zhì)結(jié)等優(yōu)勢(shì)，成為制造高溫、高頻、大功率、抗輻射高電子遷移率結(jié)構(gòu)的首選材料。GaN基異質(zhì)結(jié)構(gòu)具有很高的載流子濃度和電子遷移率，其導(dǎo)通電阻小，并且寬禁帶的優(yōu)勢(shì)使得其能夠承受很高的工作電壓。因此，GaN基高電子遷移率晶體管非常適合用于高溫高頻大功率器件、低損耗功率開關(guān)器件等應(yīng)用領(lǐng)域。

然而，現(xiàn)有技術(shù)形成GaN基高電子遷移率晶體管時(shí)，通常以藍(lán)寶石或SiC為襯底生長(zhǎng)GaN，襯底價(jià)格昂貴，限制了GaN基高電子遷移率晶體管的應(yīng)用。現(xiàn)有技術(shù)亟需一種高質(zhì)量、且成本較低的生長(zhǎng)GaN的方法，形成高電子遷移率晶體管。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法，以在成本較低的硅襯底上生長(zhǎng)出高質(zhì)量的第一半導(dǎo)體層和第二半導(dǎo)體層，形成的高電子遷移率晶體管的成本低、性能優(yōu)越，應(yīng)用范圍更廣。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底內(nèi)的溝槽；形成位于所述溝槽內(nèi)的填 充層，所述填充層的材料為半導(dǎo)體材料，且所述填充層的晶格常數(shù)大于半導(dǎo)體襯底的晶格常數(shù)；形成覆蓋所述填充層表面的掩膜層，所述掩膜層暴露出半導(dǎo)體襯底表面；形成掩膜層后，以暴露出的所述半導(dǎo)體襯底表面為基底形成第一半導(dǎo)體層；形成與第一半導(dǎo)體層鄰接且覆蓋其表面的第二半導(dǎo)體層，所述第二半導(dǎo)體層與第一半導(dǎo)體層構(gòu)成異質(zhì)結(jié)構(gòu)；形成位于所述第二半導(dǎo)體層表面的柵極結(jié)構(gòu)、源極和漏極，其中源極和漏極分別位于柵極結(jié)構(gòu)兩側(cè)。

可選地，所述半導(dǎo)體襯底的材料為硅，所述填充層的材料為SiGe、SiGeC、Ge、GaAs或InGaAs。

可選地，當(dāng)所述填充層的材料為SiGe或SiGeC時(shí)，其中Ge的原子百分比為10％-90％。

可選地，所述填充層的形成工藝為選擇性外延沉積工藝。

可選地，所述填充層表面與半導(dǎo)體襯底表面齊平，或者高于半導(dǎo)體襯底表面。

可選地，形成位于所述半導(dǎo)體襯底內(nèi)的溝槽的形成步驟包括：形成覆蓋所述半導(dǎo)體襯底表面的溝槽圖形層，所述溝槽圖形層具有多個(gè)溝槽圖形，用于溝槽的形狀、位置和大?。灰运鰷喜蹐D形層為掩膜，刻蝕所述半導(dǎo)體襯底形成溝槽。

可選地，所述溝槽圖形層的材料為SiO₂、SiN、SiON中的一種或多種組合。

可選地，所述掩膜層的材料為SiO₂、SiN、SiON中的一種或多種組合。

可選地，在形成掩膜層后，形成第一半導(dǎo)體層之前，還包括：形成覆蓋所述半導(dǎo)體襯底表面的種子層，所述種子層的晶格常數(shù)小于半導(dǎo)體襯底的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

可選地，所述種子層的材料為AlN、AlGaN、SiC、Al₂O₃中的一種或多種組合。

可選地，所述種子層的形成工藝為選擇性外延沉積工藝。

可選地，所述種子層的表面等于或低于掩膜層表面。

可選地，在形成掩膜層后，形成第一半導(dǎo)體層之前，還包括：形成覆蓋所述種子層的緩沖層，所述緩沖層的晶格常數(shù)小于等于種子層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

可選地，所述緩沖層的厚度為0.5微米-1.5微米，所述緩沖層的材料為GaN、InN、GaAs、InGaN或AlGaN。

可選地，在形成掩膜層后，形成第一半導(dǎo)體層之前，還包括：形成覆蓋所述緩沖層的過(guò)渡層，所述過(guò)渡層的晶格常數(shù)小于等于緩沖層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

可選地，所述過(guò)渡層的厚度為1微米-3微米，所述過(guò)渡層的材料為GaN、InN、GaAs、InGaN或AlGaN。

可選地，所述第二半導(dǎo)體層的厚度為10納米-50納米，所述第一半導(dǎo)體層的材料為AlGaN、AlInN、AlN、AlGaInN或AlGaAS。

可選地，所述第二半導(dǎo)體層的厚度為1納米-5納米。

可選地，所述第二半導(dǎo)體層的材料為GaN、InN、GaAs、InGaN或AlGaN。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

由于在形成第一半導(dǎo)體層、第二半導(dǎo)體層之前，在半導(dǎo)體襯底的溝槽內(nèi)填充了晶格常數(shù)較大的填充層，使相鄰溝槽間的半導(dǎo)體襯底的晶格常數(shù)變小，在此基礎(chǔ)上再形成第一半導(dǎo)體層、第二半導(dǎo)體層，所述第一半導(dǎo)體層、第二半導(dǎo)體層的質(zhì)量較好，形成的高電子遷移率晶體管的性能優(yōu)越。本發(fā)明的技術(shù)方案中半導(dǎo)體襯底不再局限于藍(lán)寶石或SiC，還可以采用價(jià)格相對(duì)低廉的硅襯底，大大降低了制造高電子遷移率晶體管的成本，擴(kuò)大了其應(yīng)用范圍。

進(jìn)一步的，還包括：在形成掩膜層后，形成第一半導(dǎo)體層之前，還包括：形成覆蓋所述半導(dǎo)體襯底表面的種子層，所述種子層的晶格常數(shù)小于半導(dǎo)體襯底的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。所述種子層位于半導(dǎo)體襯底和第一半導(dǎo)體層之間，可減小晶格失配問(wèn)題引起的缺陷，提高后續(xù)形成的第一半導(dǎo)體層的質(zhì)量，進(jìn)一步提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，還包括：形成覆蓋所述種子層的緩沖層，所述緩沖層的晶 格常數(shù)小于等于種子層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。所述緩沖層可進(jìn)一步減小晶格失配對(duì)后續(xù)形成的第一半導(dǎo)體層的影響，更進(jìn)一步提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，還包括：形成覆蓋所述緩沖層的過(guò)渡層，所述過(guò)渡層的晶格常數(shù)小于等于緩沖層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。有助于進(jìn)一步減小晶格失配對(duì)后續(xù)形成的第一半導(dǎo)體層的影響，利于形成完美晶格結(jié)構(gòu)的第一半導(dǎo)體層和第二半導(dǎo)體層，提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，所述第二半導(dǎo)體層的厚度1納米-5納米，后續(xù)對(duì)晶體管的柵極施加電壓時(shí)，該厚度下更容易形成二維電子氣，提高了高電子遷移率晶體管的載流子遷移率。

附圖說(shuō)明

圖1-圖5是本發(fā)明一實(shí)施例的在硅襯底上外延生長(zhǎng)GaN的形成過(guò)程的剖面結(jié)構(gòu)示意圖；

圖6-圖16是本發(fā)明又一實(shí)施例的半導(dǎo)體器件的形成過(guò)程的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)形成高電子遷移率晶體管時(shí)，通常以價(jià)格昂貴的藍(lán)寶石或SiC為襯底生長(zhǎng)GaN，形成的高電子遷移率晶體管的成本高，限制了其應(yīng)用范圍。

經(jīng)研究發(fā)現(xiàn)，現(xiàn)有技術(shù)中之所以采用價(jià)格昂貴的藍(lán)寶石或SiC為襯底生長(zhǎng)GaN，而不采用價(jià)格相對(duì)較低的硅襯底作為襯底生長(zhǎng)GaN，是因?yàn)楣璧木Ц癯?shù)與GaN的晶格常數(shù)相差較大，采用常規(guī)方法在硅襯底上外延生長(zhǎng)GaN，難以得到高質(zhì)量的GaN材料。

經(jīng)過(guò)進(jìn)一步研究，本發(fā)明的一個(gè)實(shí)施例提供了一種在硅襯底上外延生長(zhǎng)GaN的方法，包括：

請(qǐng)參考圖1，提供硅襯底100，形成覆蓋所述硅襯底100的掩膜薄膜105， 所述掩膜薄膜105的材料為氮化硅或氧化硅；

請(qǐng)參考圖2，刻蝕所述掩膜薄膜105(如圖1所示)形成掩膜層110，所述掩膜層110具有貫穿其厚度的開口107，所述開口107暴露出硅襯底100；

請(qǐng)參考圖3，在開口107(如圖2所示)暴露出的硅襯底100表面外延生長(zhǎng)成GaN核115；

請(qǐng)參考圖4，在GaN核115(如圖3所示)的基礎(chǔ)上繼續(xù)縱向和橫向外延生長(zhǎng)，形成覆蓋掩膜層110和硅襯底100的GaN薄膜120；

請(qǐng)參考圖5，平坦化所述GaN薄膜120(如圖4所示)形成GaN層130，所述GaN層130覆蓋掩膜層110和硅襯底100表面。

然而，由于硅襯底100與GaN核115的晶格常數(shù)相差較大，在硅襯底100上外延生長(zhǎng)形成GaN核115時(shí)，存在晶格失配的問(wèn)題，從而產(chǎn)生缺陷，導(dǎo)致后續(xù)形成的GaN層130的質(zhì)量不好。

進(jìn)一步的，在本發(fā)明的另一實(shí)施例中，提供了一種新的在硅襯底上外延生長(zhǎng)GaN的方法，包括：在硅襯底內(nèi)形成溝槽；然后向溝槽內(nèi)填充晶格常數(shù)大于硅的半導(dǎo)體材料，該半導(dǎo)體材料對(duì)硅襯底產(chǎn)生壓應(yīng)力，使得相鄰溝槽間的硅晶格發(fā)生畸變，水平方向上的晶格常數(shù)變小，接近于GaN的晶格常數(shù)；之后在發(fā)生畸變的硅襯底表面外延生長(zhǎng)GaN層。由于發(fā)生畸變后硅襯底的晶格常數(shù)接近GaN的晶格常數(shù)，因此后續(xù)外延生長(zhǎng)GaN層時(shí)晶格失配現(xiàn)象得到有效緩解，形成的GaN層的質(zhì)量更好。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

請(qǐng)參考圖6，提供半導(dǎo)體襯底200；形成位于所述半導(dǎo)體襯底200內(nèi)的溝槽203。

所述半導(dǎo)體襯底200用于為后續(xù)工藝提供平臺(tái)，例如作為后續(xù)外延生長(zhǎng)第一半導(dǎo)體層、第二半導(dǎo)體層的基礎(chǔ)。所述半導(dǎo)體襯底200的材料為藍(lán)寶石、SiC或硅，所述半導(dǎo)體襯底200表面的晶面為(111)，以利于后續(xù)外延生長(zhǎng)工藝。本發(fā)明的實(shí)施例中，主要以晶格常數(shù)與GaN相差較大的硅為例進(jìn)行示范 性說(shuō)明，即所述半導(dǎo)體襯底200為硅片，其表面的晶面為(111)。

所述溝槽203用于后續(xù)填充晶格常數(shù)大于半導(dǎo)體襯底200的材料，以在水平方向(即平行于半導(dǎo)體襯底200表面的方向)對(duì)半導(dǎo)體襯底200造成壓應(yīng)力，使相鄰溝槽203間的半導(dǎo)體襯底200發(fā)生晶格畸變。所述溝槽203的形成步驟包括：形成覆蓋所述半導(dǎo)體襯底200表面的溝槽圖形層201，所述溝槽圖形層201具有多個(gè)溝槽圖形202，用于溝槽203的形狀、位置和大??；以所述溝槽圖形層201為掩膜，刻蝕所述半導(dǎo)體襯底200形成溝槽203。

所述溝槽203的形成工藝為刻蝕工藝，例如干法刻蝕工藝或濕法刻蝕工藝中的一種或組合，形成的溝槽203截面形狀(圖6所示的垂直于半導(dǎo)體襯底200方向的截面)為sigma形、梯形、U形或碗形。本發(fā)明的實(shí)施例中，所述溝槽203采用干法刻蝕工藝形成，其截面形狀為上寬下窄的梯形。

為使后續(xù)填充層在水平方向?qū)Π雽?dǎo)體襯底200造成足夠的壓應(yīng)力使其發(fā)生晶格畸變，所述半導(dǎo)體襯底200內(nèi)形成有多個(gè)溝槽203，且相鄰所述溝槽203之間的距離為0.01微米-1微米，所述溝槽203的深度至少為0.01微米。

所述溝槽圖形層201用于作為刻蝕半導(dǎo)體襯底200形成溝槽203時(shí)的掩膜。所述溝槽圖形層201選擇為與半導(dǎo)體襯底200相比，刻蝕選擇比小于1的材料，例如氮化硅(SiN)、氮化鈦(TiN)、氧化硅(SiO₂)、氮氧化硅(SiON)等。本發(fā)明的實(shí)施例中，所述溝槽圖形層201除了上述作用外，還用于在后續(xù)外延生長(zhǎng)形成填充層時(shí)充當(dāng)掩膜，使外延生長(zhǎng)的填充層僅生長(zhǎng)在暴露的半導(dǎo)體襯底200表面(即溝槽203的底部和側(cè)壁)，而不形成在溝槽圖形層201表面，以節(jié)省工藝步驟。因此，在本發(fā)明的一個(gè)較佳實(shí)例中，選擇所述溝槽圖形層201的材料時(shí)，還需滿足以下要求：外延生長(zhǎng)形成填充層時(shí)，所述填充層不會(huì)形成在溝槽圖形層201表面。例如選擇SiO₂、SiN、SiON中的一種或多種組合作為溝槽圖形層201的材料。

請(qǐng)參考圖7，形成位于所述溝槽203(如圖6所示)內(nèi)的填充層205，所述填充層205的材料為半導(dǎo)體材料，且所述填充層205的晶格常數(shù)大于半導(dǎo)體襯底200的晶格常數(shù)。

所述填充層205用于使相鄰溝槽203間的半導(dǎo)體襯底200發(fā)生晶格畸變， 使該部分半導(dǎo)體襯底200的晶格常數(shù)變小，接近于后續(xù)外延生長(zhǎng)的第一半導(dǎo)體層。當(dāng)所述半導(dǎo)體襯底200為硅片時(shí)，所述填充層205的材料為SiGe、SiGeC、Ge、GaAs或InGaAs。本發(fā)明的實(shí)施例中，所述填充層205的材料為SiGe或SiGeC，其中，Ge的原子百分比為10％-90％，外延生長(zhǎng)的填充層205的質(zhì)量較好，并能為半導(dǎo)體襯底200提供較大的水平壓應(yīng)力。

所述填充層205表面略低于、略高于半導(dǎo)體襯底200表面，或者與半導(dǎo)體襯底200表面齊平均可。例如，當(dāng)所述填充層205表面與半導(dǎo)體襯底200表面齊平，或者高于半導(dǎo)體襯底200表面時(shí)，可以更好的為半導(dǎo)體襯底200提供水平壓應(yīng)力。本發(fā)明的實(shí)施例中，所述填充層205表面與溝槽圖形層201表面齊平。

所述填充層205的形成工藝為沉積工藝。例如，當(dāng)采用普通沉積工藝形成填充層205時(shí)，其工藝步驟包括：向所述溝槽203內(nèi)沉積填充材料，形成覆蓋所述溝槽203和半導(dǎo)體襯底200的填充薄膜；平坦化所述填充薄膜直至暴露出半導(dǎo)體襯底200表面(或者暴露出溝槽圖形層201表面)。本發(fā)明的實(shí)施例中，采用選擇性外延沉積工藝形成填充層205，形成填充層205時(shí)，以溝槽203底部的半導(dǎo)體襯底200為基底，外延生長(zhǎng)填充材料，所述填充材料并不會(huì)在溝槽圖形層201表面生長(zhǎng)，因而可有效節(jié)省工藝步驟。

需要說(shuō)明的是，本發(fā)明的實(shí)施例中，所述半導(dǎo)體材料為具有半導(dǎo)體性能的材料，即導(dǎo)電能力介于導(dǎo)體與絕緣體之間，電阻率約在1mΩ·cm～1GΩ·cm范圍內(nèi))、可用來(lái)制作半導(dǎo)體器件和集成電路的電子材料。

請(qǐng)參考圖8-9，形成覆蓋所述填充層205表面的掩膜層210，所述掩膜層210具有暴露出半導(dǎo)體襯底200表面的窗口(未標(biāo)示)。

所述掩膜層210用于在后續(xù)工藝中防止填充層205表面成為形成第一半導(dǎo)體層的基底。所述掩膜層210的材料為SiO₂、SiN、SiON中的一種或多種組合。所述掩膜層210的形成步驟包括：形成覆蓋所述溝槽圖形層201和填充層205的掩膜薄膜207(圖8所示)；刻蝕所述掩膜薄膜207形成僅覆蓋填充層205表面的掩膜層210。

本發(fā)明的實(shí)施例中，為暴露出半導(dǎo)體襯底200，在刻蝕形成掩膜層210后， 還包括繼續(xù)向下刻蝕溝槽掩膜層201的步驟，直至暴露出半導(dǎo)體襯底200。需要說(shuō)明的是，經(jīng)刻蝕后，所述填充層205側(cè)壁仍然覆蓋有部分溝槽圖形層201，因此后續(xù)外延生長(zhǎng)并不會(huì)以填充層205為基底。

請(qǐng)參考圖10，以暴露出所述半導(dǎo)體襯底200表面為基底形成種子層215，所述種子層215的晶格常數(shù)小于半導(dǎo)體襯底200的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

所述種子層215用于后續(xù)作為半導(dǎo)體襯底200和第一半導(dǎo)體層之間的過(guò)渡層，以減小晶格失配問(wèn)題引起的缺陷，提高后續(xù)形成的第一半導(dǎo)體層的質(zhì)量。因此，所述種子層215的晶格常數(shù)介于畸變后的半導(dǎo)體襯底200和第一半導(dǎo)體層之間，所述種子層的材料為AlN、AlGaN、SiC、Al₂O₃中的一種或多種組合。所述種子層215的形成工藝為選擇性外延沉積工藝，形成的種子層215的高度高于、等于或低于掩膜層210表面均可。在本發(fā)明的實(shí)施例中，考慮到種子層215與半導(dǎo)體襯底200之間不可避免存在晶格失配的現(xiàn)象，而晶體橫向(平行于半導(dǎo)體襯底方向)生長(zhǎng)時(shí)晶格失配所引起的缺陷要少于縱向(垂直于半導(dǎo)體襯底方向)生長(zhǎng)時(shí)晶格失配所引起的缺陷。為避免種子層215的缺陷對(duì)后續(xù)工藝造成影響，所述種子層215表面優(yōu)選為低于掩膜層210表面。

需要說(shuō)明的是，對(duì)于形成種子層215的部分半導(dǎo)體襯底200，其位于相鄰溝槽之間，受溝槽內(nèi)填充層205的擠壓(橫向壓應(yīng)力)，發(fā)生晶格畸變，該部分半導(dǎo)體襯底200的晶格常數(shù)變小，與種子層215的晶格常數(shù)接近。因而，相對(duì)于直接在半導(dǎo)體襯底200外延生長(zhǎng)的種子層215的方案而言，晶格失配現(xiàn)象大大緩解，缺陷明顯減少，形成的種子層215的質(zhì)量也較好。

請(qǐng)參考圖11，形成覆蓋所述種子層215的緩沖層220，所述緩沖層220的晶格常數(shù)小于等于種子層215的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

所述緩沖層220用于進(jìn)一步減小晶格失配對(duì)后續(xù)形成的第一半導(dǎo)體層的影響。所述緩沖層220的材料為GaN、InN、GaAs、InGaN或AlGaN，厚度為0.5微米-1.5微米，其形成工藝為選擇性外延沉積工藝。本發(fā)明的實(shí)施例中， 所述緩沖層220的材料為GaN，所述緩沖層220表面與掩膜層210表面齊平，其厚度為1微米，以避免緩沖層220內(nèi)因晶格失配現(xiàn)象形成的缺陷進(jìn)一步向上傳遞，影響后續(xù)形成的第一半導(dǎo)體層。

請(qǐng)參考圖12，形成緩沖層220后，形成覆蓋所述緩沖層220和掩膜層210的過(guò)渡薄膜225，所述過(guò)渡薄膜225的晶格常數(shù)小于等于緩沖層220的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

所述過(guò)渡薄膜225用于形成過(guò)渡層，為后續(xù)形成完美晶格的第一半導(dǎo)體層作準(zhǔn)備。所述過(guò)渡薄膜225的材料為GaN、InN、GaAs、InGaN或AlGaN，其形成工藝為選擇性外延沉積工藝，其具體過(guò)程包括：以緩沖層220為基底生長(zhǎng)，除縱向上厚度逐漸增加外，在橫向上相鄰窗口的兩片區(qū)域也逐漸靠攏，最終將掩膜層210完全覆蓋。

需要說(shuō)明的是，本發(fā)明的實(shí)施例中，緩沖層220與過(guò)渡薄膜225間的晶格失配問(wèn)題進(jìn)一步減小，窗口對(duì)應(yīng)區(qū)域的過(guò)渡薄膜225的質(zhì)量也較好，并且掩膜層210上的部分第一半導(dǎo)體薄膜225不存在晶格失配的問(wèn)題，其質(zhì)量也較好。另外，由于各處外延生長(zhǎng)的速度存在差異，因而形成的過(guò)渡薄膜225的表面略有起伏。

請(qǐng)參考圖13，平坦化所述過(guò)渡薄膜225(如圖12所示)，形成表面平整的過(guò)渡層230，所述過(guò)渡層230的晶格常數(shù)小于等于緩沖層220的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。

平坦化所述過(guò)渡薄膜225，形成表面平整的過(guò)渡層230，以利于工藝的進(jìn)行。所述過(guò)渡層230的厚度為1微米-3微米，所述過(guò)渡層230的材料與前述過(guò)渡薄膜225的材料相同，為GaN、InN、GaAs、InGaN或AlGaN。本發(fā)明的實(shí)施例中，所述平坦化工藝為化學(xué)機(jī)械拋光工藝，形成的過(guò)渡層230的厚度為2微米，其材料為GaN。

需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，所述種子層215、緩沖層220、過(guò)渡層230均為可選的，即也可以僅形成種子層215、緩沖層220、過(guò)渡層230中的一種或多種，然后形成第一半導(dǎo)體層；或者不形成種子層215、緩沖層220、過(guò)渡層230，而直接在半導(dǎo)體襯底200上形成第一半導(dǎo)體層。

請(qǐng)參考圖14，形成覆蓋所述過(guò)渡層230表面的第一半導(dǎo)體層240。

所述第一半導(dǎo)體層240用于后續(xù)和第二半導(dǎo)體層245一起構(gòu)成異質(zhì)結(jié)構(gòu)，

在兩者的界面處形成二維電子氣，提高載流子遷移率。所述第一半導(dǎo)體層240的形成工藝為選擇性外延沉積工藝，其材料為AlGaN、AlInN、AlN、AlGaInN或AlGaAS，厚度為10納米-50納米。本發(fā)明的實(shí)施例中，所述第一半導(dǎo)體層240的材料為AlGaN，其厚度為30納米。

請(qǐng)參考圖15，形成與第一半導(dǎo)體層240鄰接且覆蓋其表面的第二半導(dǎo)體層245，所述第二半導(dǎo)體層245與第一半導(dǎo)體層240構(gòu)成異質(zhì)結(jié)構(gòu)。

所述第二半導(dǎo)體層245用于和第一半導(dǎo)體層240共同構(gòu)成異質(zhì)結(jié)構(gòu)，所述第二半導(dǎo)體層245的材料為GaN、InN、GaAs、InGaN或AlGaN。所述第二半導(dǎo)體層245的工藝為選擇性外延沉積工藝，其厚度為1納米-5納米，后續(xù)對(duì)柵極施加電壓時(shí)，更容易形成二維電子氣。本發(fā)明的實(shí)施例中，所述第二半導(dǎo)體層245的厚度為2納米。

請(qǐng)參考圖16，形成位于第二半導(dǎo)體層245表面的柵極結(jié)構(gòu)250、源極260和漏極270，其中源極260和漏極270分別位于柵極結(jié)構(gòu)250兩側(cè)。

所述柵極結(jié)構(gòu)250包括位于第二半導(dǎo)體層245表面的柵介質(zhì)層和位于所述柵介質(zhì)層表面的柵電極層，其中，所述柵介質(zhì)層為氧化硅或高K介質(zhì)，所述柵電極層為金屬、金屬合金、導(dǎo)電金屬氧化物或?qū)щ娊饘俚?，也可為單層或多層結(jié)構(gòu)。

所述源極260和漏極270也可以由金屬、金屬合金、導(dǎo)電金屬氧化物或?qū)щ娊饘俚镄纬桑部蔀閱螌踊蚨鄬咏Y(jié)構(gòu)，在此不再贅述。

上述步驟完成后，本發(fā)明實(shí)施例的半導(dǎo)體器件的制作完成。由于在形成第一半導(dǎo)體層、第二半導(dǎo)體層之前，在半導(dǎo)體襯底的溝槽內(nèi)填充了晶格常數(shù)較大的填充層，使相鄰溝槽間的半導(dǎo)體襯底的晶格常數(shù)變小，在此基礎(chǔ)上再外延生長(zhǎng)形成第一半導(dǎo)體層、第二半導(dǎo)體層，所述第一半導(dǎo)體層、第二半導(dǎo)體層的質(zhì)量較好，形成的高電子遷移率晶體管的性能優(yōu)越。本發(fā)明的技術(shù)方案中半導(dǎo)體襯底不再局限于藍(lán)寶石或SiC，還可以采用價(jià)格相對(duì)低廉的硅襯底，大大降低了制造高電子遷移率晶體管的成本，擴(kuò)大了其應(yīng)用范圍。

進(jìn)一步的，還包括：在形成掩膜層后，形成第一半導(dǎo)體層之前，還包括：形成覆蓋所述半導(dǎo)體襯底表面的種子層，所述種子層的晶格常數(shù)小于半導(dǎo)體襯底的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。所述種子層位于半導(dǎo)體襯底和第一半導(dǎo)體層之間，可減小晶格失配問(wèn)題引起的缺陷，提高后續(xù)形成的第一半導(dǎo)體層的質(zhì)量，進(jìn)一步提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，還包括：形成覆蓋所述種子層的緩沖層，所述緩沖層的晶格常數(shù)小于等于種子層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。所述緩沖層可進(jìn)一步減小晶格失配對(duì)后續(xù)形成的第一半導(dǎo)體層的影響，更進(jìn)一步提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，還包括：形成覆蓋所述緩沖層的過(guò)渡層，所述過(guò)渡層的晶格常數(shù)小于等于緩沖層的晶格常數(shù)，但大于等于第一半導(dǎo)體層的晶格常數(shù)。有助于進(jìn)一步減小晶格失配對(duì)后續(xù)形成的第一半導(dǎo)體層的影響，利于形成完美晶格結(jié)構(gòu)的第一半導(dǎo)體層和第二半導(dǎo)體層，提高形成的高電子遷移率晶體管的性能。

更進(jìn)一步的，所述第二半導(dǎo)體層的厚度1納米-5納米，后續(xù)對(duì)晶體管的柵極施加電壓時(shí)，該厚度下更容易形成二維電子氣，提高了高電子遷移率晶體管的載流子遷移率。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。