本發(fā)明是有關于一種半導體元件及其制造方法，且特別是有關于一種導體插塞及其制造方法。

背景技術：

隨著科技的進步，半導體元件需要微型化以符合現今產品的輕、薄、短、小的趨勢。然而，當半導體元件的尺寸日益微縮，一些工藝問題也逐漸浮現。

舉例來說，當接觸窗的尺寸縮小，其深寬比(aspect ratio)增加，因此刻蝕的難度提高，工藝的裕度變小。對接觸窗的刻蝕工藝而言，常常會得到非預期的輪廓，如傾斜(tapered)及/或彎曲(bowing)輪廓等，而非理想的垂直輪廓。

技術實現要素：

有鑒于此，本發(fā)明提供一種導體插塞及其制造方法。可設置多個刻蝕阻擋層以阻擋插塞開口于定義開口步驟中的變形，故可使形成的插塞開口及導體插塞具有理想的垂直輪廓。

本發(fā)明提供一種導體插塞，其包括基底、第一介電層、阻擋層、第二介電層、導體層以及襯層。基底具有導體區(qū)。第一介電層、阻擋層以及第二介電層依序配置于基底上，其中至少一開口貫穿第一介電層、阻擋層以及第二介電層。此外，開口具有實質上垂直的側壁。導體層填入開口，并與導體區(qū)電性連接。導體層具有側表面與底表面，其中底表面與導體區(qū)直接接觸。襯層環(huán)繞導體層的側表面。

在本發(fā)明的一實施例中，上述開口的深寬比為約2:1至40:1。

在本發(fā)明的一實施例中，上述襯層僅配置于導體層與第二介電層之間并與阻擋層接觸。

在本發(fā)明的一實施例中，上述阻擋層的材料包括氮化硅、氮氧化硅或其組合。

在本發(fā)明的一實施例中，上述襯層的材料包括多晶硅、非晶硅、氮化硅、氮氧化硅或其組合。

在本發(fā)明的一實施例中，上述導體層包括勢壘層以及金屬層。勢壘層位于開口的表面上。金屬層填滿開口。

本發(fā)明另提供一種導體插塞的制造方法。提供基底，且基底具有導體區(qū)。于基底上依序形成第一介電層、阻擋層、第二介電層以及硬掩模層，其中硬掩模層中形成有至少一開口。以硬掩模層為掩模，進行第一刻蝕工藝，以將開口加深至第二介電層中直到裸露出部分阻擋層。于開口的側壁與底部上形成襯層，且襯層與阻擋層接觸。以硬掩模層為掩模，進行第二刻蝕工藝，以將開口再次加深至第一介電層中直到裸露出部分導體區(qū)。于開口中填入導體層。

在本發(fā)明的一實施例中，上述第二刻蝕工藝后的開口具有實質上垂直的側壁，且開口的深寬比為約2:1至40:1。

在本發(fā)明的一實施例中，上述第一刻蝕工藝以及第二刻蝕工藝各自包括非等向性刻蝕工藝。

在本發(fā)明的一實施例中，進行上述第二刻蝕工藝之后，襯層的水平部分被移除而襯層的垂直部分留下。

在本發(fā)明的一實施例中，上述阻擋層的材料包括氮化硅、氮氧化硅或其組合。

在本發(fā)明的一實施例中，上述襯層的材料包括多晶硅、非晶硅、氮化硅、氮氧化硅或其組合。

在本發(fā)明的一實施例中，上述硬掩模層的材料包括多晶硅、非晶硅、氮化硅、氮氧化硅或其組合。

基于上述，本發(fā)明的方法中，于定義插塞開口的刻蝕工藝中，通過于插塞開口的兩側配置「臥式U形」的刻蝕阻擋層(由水平硬掩模層、垂直襯層、水平阻擋層所構成)，可避免刻蝕工藝中離子轟擊及/或過度刻蝕造成的傾斜及/或彎曲輪廓，故可使形成的插塞開口及導體插塞具有理想的垂直輪廓，并可藉此提升元件的效能。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1A至圖1H是依照本發(fā)明一實施例所繪示的一種導體插塞的制造方法的剖面示意圖。

【符號說明】

100：基底

101：導體區(qū)

102：第一介電層

104：阻擋層

106：第二介電層

108：硬掩模層

109：下轉移層

111：上轉移層

110：轉移層

112：光刻膠層

114：復合光刻膠層

116：開口圖案

118：開口

120：襯層

120a：水平部分

120b：垂直部分

121：勢壘材料層

121a：勢壘層

122：導體層

123：金屬材料層

123a：金屬層

具體實施方式

圖1A至圖1H是依照本發(fā)明一實施例所繪示的一種導體插塞的制造方法的剖面示意圖。

請參照圖1A，提供基底100?；?00的材料可包括半導體材料、絕緣材料、導體材料或上述材料的任意組合。半導體材料可為含硅材料。絕緣材料可為介電材料。導體材料可為多晶硅、金屬或其組合。在一實施例中，基底100具有導體區(qū)101。導體區(qū)101包括摻雜區(qū)、柵極或導線。在一實施例中，當導體區(qū)101為摻雜區(qū)、多晶硅柵極或金屬柵極時，所形成的導體插塞可稱之為「接觸窗」。在另一實施例中，當導體區(qū)101為金屬導線時，所形成的導體插塞可稱之為「介層窗」。

然后，于基底100上依序形成第一介電層102、阻擋層104、第二介電層106以及硬掩模層108。第一介電層102與第二介電層106的材料各自包括氧化硅、無摻雜硅玻璃(un-doped silicon glass，USG)、氟化硅玻璃(fluorinated silica glass，FSG)、硼磷硅玻璃(boro-phosphorous silicate glass，BPSG)、硼硅玻璃(boro-silicate glass，BSG)、其組合或類似介電材料。第一介電層102與第二介電層106的形成方法各自包括進行旋涂法、化學氣相沉積法(chemical vapor deposition，CVD)或其他合適的方法。此外，第一介電層102與第二介電層106的材料可相同或不同。

阻擋層104的材料包括氮化硅、氮氧化硅或其組合，且其形成方法包括進行化學氣相沉積法。硬掩模層108的材料包括多晶硅、非晶硅、氮化硅、氮氧化硅或其組合，且其形成方法包括進行化學氣相沉積法。在一實施例中，阻擋層104與硬掩模層108的材料可相同，例如均為氮化硅。在另一實施例中，阻擋層104與硬掩模層108的材料可不同。

此外，第二介電層106與第一介電層102的厚度比為約1:1至20:1，第二介電層106與硬掩模層108的厚度比為約2:1至10:1，第一介電層102與阻擋層104的厚度比為約2:1至10:1。在一實施例中，第一介電層102的厚度例如是約1,000埃，阻擋層104的厚度例如是約500埃，第二介電層106的厚度例如是約4,000埃，且硬掩模層108的厚度例如是約2,000埃。

接著，于硬掩模層108上形成復合光刻膠層114，且復合光刻膠層114具有至少一開口圖案116。在一實施例中，復合光刻膠層114包括(由下 而上)轉移層110以及光刻膠層112。光刻膠層112經由微影工藝定義出開口圖案116。光刻膠層112包括感光材料。轉移層110可為單層或多層結構。轉移層110的材料包括介電抗反射涂布(dielectric anti-reflection coating，DARC)層、非晶碳層(amorphous carbon layer，ACL)、含硅硬掩模底部抗反射涂布(silicon-rich anti-reflection coating，SHB)層、有機介電層(organic dielectric layer，ODL)或其組合。在一實施例中，轉移層110可為包括(舉例但不限于)下轉移層109以及上轉移層111的雙層結構，如圖1A所示。在一實施例中，復合光刻膠層114更包括位于光刻膠層112與轉移層110之間的底部抗反射涂布(bottom anti-reflective coating，BARC)層。

更具體地說，復合光刻膠層114包括三層或四層結構。在一實施例中，復合光刻膠層114包括(由下而上)作為下轉移層109的非晶碳層、作為上轉移層111的DARC層、底部抗反射涂布層、以及光刻膠層112。在另一實施例中，復合光刻膠層114包括(由下而上)作為下轉移層109的有機介電層、作為上轉移層111的SHB層、以及光刻膠層112。在又一實施例中，復合光刻膠層114包括(由下而上)作為下轉移層109的非晶碳層、作為上轉移層111的SHB層、以及光刻膠層112。

請參照圖1B，將復合光刻膠層114的開口圖案116轉移至硬掩模層108中。更具體地說，以光刻膠層112為掩模，進行干法刻蝕工藝，以將開口圖案116依序轉移至轉移層110以及硬掩模層108中。因此，硬掩模層108中形成有至少一開口118。繼之，移除復合光刻膠層114。

請參照圖1C，以硬掩模層108為掩模，進行第一刻蝕工藝E1，以將開口118加深至第二介電層106中直到裸露出部分阻擋層104。第一刻蝕工藝E1包括非等向性刻蝕工藝，如干法刻蝕工藝，且利用阻擋層104作為刻蝕終止層。在一實施例中，第一刻蝕工藝E1亦會同時移除部分阻擋層104。

請參照圖1D，于硬掩模層108的頂面以及開口118的側壁與底部上形成襯層120，且襯層120與阻擋層104接觸。更具體地說，襯層120包括水平部分120a以及垂直部分120b，水平部分120a位于硬掩模層108的頂面以及開口118的底部上，而垂直部分120b位于開口118的側壁上。 襯層120的材料包括多晶硅、非晶硅、氮化硅、氮氧化硅或其組合，且其形成方法包括進行化學氣相沉積法。在一實施例中，襯層120與阻擋層104的材料可相同，例如均為氮化硅。在另一實施例中，襯層120與阻擋層104的材料可不同。此外，阻擋層104與襯層120的厚度比為約1:1至5:1。在一實施例中，襯層120的厚度例如是約300埃，阻擋層104的厚度例如是約500埃。

在上述實施例中，第一介電層102、阻擋層104、第二介電層106、硬掩模層108以及襯層120各自所包含的材料種類僅僅是用來說明，并不用以限定本發(fā)明。本領域具有通常知識者應了解，只要第一介電層102以及第二介電層106的任一者與阻擋層104、硬掩模層108以及襯層120的任一者的刻蝕選擇比大于約5:1的任何材料種類，均可視為落入本發(fā)明欲保護的精神和范圍內。

請參照圖1E與圖1F，以硬掩模層108為掩模，進行第二刻蝕工藝E2，以將開口118再次加深至第一介電層102中直到裸露出部分導體區(qū)101。第二刻蝕工藝E2包括非等向性刻蝕工藝，且可分為多個子步驟進行之。在一實施例中，第二刻蝕工藝E2包括(舉例但不限于)第一干法刻蝕工藝E21以及第二干法刻蝕工藝E22。

具體言之，如圖1E所示，進行第一干法刻蝕工藝E21，移除位于硬掩模層108的頂面以及開口118的底部上的襯層120的水平部分120a，并留下位于開口118的側壁上的襯層120的垂直部分120b。此外，第一干法刻蝕程E21可使開口118加深以貫穿襯層120、阻擋層104，并延伸至部分第一介電層102中。在一實施例中，彼此鄰近的硬掩模層108的上部以及襯層120的垂直部分120b的上部也會被第一干法刻蝕程E21同時移除。

接著，圖1F所示，以硬掩模層108為掩模，進行第二干法刻蝕工藝E22，使開口118加深以貫穿第一介電層102直到裸露出部分導體區(qū)101。

換言之，于進行第二刻蝕工藝E2之后，襯層120的水平部分120a被移除，而襯層120的垂直部分120b留下并與阻擋層104連接。此外，于進行第二刻蝕工藝E2的離子轟擊過程中，硬掩模層108以及襯層120的垂直部分120b可保護開口118使其免于變形或彎曲。因此，第二刻蝕工藝E2后的開口118具有實質上垂直的側壁，且其深寬比為約2:1至40:1， 例如6:1至40:1、2:1至20:1、3:1至20:1或2:1至12:1。

請參照圖1G與圖1H，于開口118中填入導體層122。在一實施例中，導體層122包括勢壘層121a以及金屬層123a。具體言之，如圖1G所示，于硬掩模層108的頂面以及開口118的表面上形成勢壘材料層121。勢壘材料層121的材料例如是鈦、氮化鈦、鉭、氮化鉭或其組合，且其形成方法包括進行化學氣相沉積法。接著，于勢壘材料層121上形成金屬材料層123，且金屬材料層123填滿開口118。金屬材料層123的材料例如是鎢、鋁、銅或其合金，且其形成方法包括進行化學氣相沉積法或電鍍法。在一實施例中，也可以視工藝需要省略形成勢壘材料層121的步驟。

之后，如圖1H所示，移除開口118外的部分勢壘材料層121以及部分金屬材料層123，并留下勢壘層121a以及金屬層123a于開口118中。上述移除步驟包括進行化學機械研磨(chemical mechanical polishing，CMP)工藝。在一實施例中，上述化學機械研磨工藝也會同時移除硬掩模層108。至此，完成本發(fā)明的導體插塞的制作。

以下，將參照圖1H說明本發(fā)明的導體插塞的結構。如圖1H所示，本發(fā)明的導體插塞包括基底100、第一介電層102、阻擋層104、第二介電層106、導體層122、以及襯層(即其垂直部分120b)?；?00具有導體區(qū)101。第一介電層102、阻擋層104以及第二介電層106依序配置于基底100上，其中至少一開口118貫穿第一介電層102、阻擋層104以及第二介電層106。此外，開口118具有實質上垂直的側壁。更具體地說，開口118的底部與側壁的夾角介于約85度至95度之間，例如是約90度。導體層122具有實質上垂直的側壁，填入開口118，并與導體區(qū)101電性連接。在一實施例中，導體層122具有側表面與底表面，其中底表面與導體區(qū)101直接接觸。在一實施例中，導體層122包括位于開口118的表面上的勢壘層121a以及填滿開口118的金屬層123a。

此外，襯層(即其垂直部分120b)設置于開口118外且環(huán)繞導體層122的側表面或上部。在一實施例中，襯層(即其垂直部分120b)僅配置于導體層122與第二介電層106之間。此外，襯層(即其垂直部分120b)與阻擋層104接觸并一起構成「L形」的刻蝕阻擋層。

在上述的實施例中，所形成的導體插塞具有實質上垂直的輪廓，且襯 層(即其垂直部分120b)為絕緣性襯層且環(huán)繞導體層122的上部而設置。然而，本發(fā)明并不以此為限。在另一實施例中，當襯層為導電性襯層(其材料包括摻雜多晶硅、摻雜非晶硅或類似材料)時，其可與導體層122電性連接，故此種襯層可與導體層122一起形成上寬下窄的導體插塞。

特別要說明的是，于定義開口118的刻蝕工藝中，通過于開口118的兩側配置「臥式U形」的刻蝕阻擋層(其由硬掩模層108、襯層的垂直部分120b以及阻擋層104所構成，如圖1F所示)，故可避免刻蝕工藝中離子轟擊及/或過度刻蝕造成的傾斜及/或彎曲輪廓。因此，即使開口118的深寬比高達約6:1至40:1，通過本發(fā)明的方法，仍可使所形成的開口118具有實質上垂直的側壁。在一實施例中，上述「臥式U形」的刻蝕阻擋層是由相同材料(如氮化硅)所組成，但本發(fā)明并不以此為限。

綜上所述，在本發(fā)明中，于定義插塞開口的刻蝕工藝中，通過于插塞開口的周圍配置「臥式U形」的刻蝕阻擋層，可避免開口受到離子轟擊及/或過度刻蝕而造成的變形，因此所形成的插塞開口可具有實質上垂直的側壁。以此方式，最終形成的導體插塞具有垂直輪廓，且具有環(huán)繞其周圍的「L形」的刻蝕阻擋層。通過本發(fā)明的方法，可使高深寬比的導體插塞具有實質上垂直的輪廓，故可輕易達成此種導體插塞的電阻均勻性的控制。

雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視隨附的權利要求范圍所界定的為準。