技術(shù)總結(jié)
本發(fā)明公開了一種導體插塞及其制造方法，導體插塞包括基底、第一介電層、阻擋層、第二介電層、導體層以及襯層?；拙哂袑w區(qū)。第一介電層、阻擋層以及第二介電層依序配置于基底上，其中至少一開口貫穿第一介電層、阻擋層以及第二介電層。此外，開口具有實質(zhì)上垂直的側(cè)壁。導體層填入開口，并與導體區(qū)電性連接。襯層環(huán)繞導體層的上部。

技術(shù)研發(fā)人員：李慶雄;蔡世昌
受保護的技術(shù)使用者：旺宏電子股份有限公司
文檔號碼：201510388940
技術(shù)研發(fā)日：2015.07.06
技術(shù)公布日：2017.01.11