技術(shù)總結(jié)
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制法，包括提供包含有多個電性連接墊及鈍化層的芯片，其中，鈍化層具有多個鈍化層開口以外露出電性連接墊；形成第一介電層于鈍化層上，其中第一介電層包含有多個不連續(xù)的第一介電層區(qū)塊，且各第一介電層區(qū)塊形成有多個第一介電層開口以外露出電性連接墊；以及形成多個導(dǎo)電元件于外露出第一介電層開口的該些電性連接墊上。本發(fā)明通過形成多個不連續(xù)的第一介電層區(qū)塊，以減少第一介電層的殘留應(yīng)力，避免芯片翹曲(warpage)的發(fā)生，進而可提高產(chǎn)品良率。

技術(shù)研發(fā)人員：洪瑞騰;鄭淑娥;陳宜興;簡豐隆;柯俊吉;黃富堂
受保護的技術(shù)使用者：矽品精密工業(yè)股份有限公司
文檔號碼：201510600837
技術(shù)研發(fā)日：2015.09.21
技術(shù)公布日：2017.03.15