本發(fā)明涉及半導體制造工藝，具體而言涉及一種半導體器件及其制造方法、電子裝置。

背景技術：

隨著半導體器件特征尺寸的不斷縮減，在層間介電層中形成底部電性連接金屬硅化物層的接觸塞時，由于形成的接觸孔的深寬比很大，導致接觸孔的頂部開口的尺寸臨近形成接觸塞的工藝窗口邊際，采用沉積工藝形成接觸塞時不能完全填充整個接觸孔，容易形成諸如空洞之類的缺陷，造成接觸塞的開路。

因此，需要提出一種方法，以解決上述問題。

技術實現要素：

針對現有技術的不足，本發(fā)明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上依次形成蝕刻停止層、層間介電層和具有接觸孔開口圖案的掩膜層；蝕刻所述層間介電層，直至在所述接觸孔開口圖案的下部殘留部分層間介電層；去除所述掩膜層；完全去除位于所述接觸孔開口圖案下部的所述殘留的層間介電層，以形成貫通所述層間介電層的接觸孔，同時圓化位于所述接觸孔頂部附近的所述層間介電層。

在一個示例中，在完全去除位于所述接觸孔開口圖案下部的所述殘留的層間介電層的步驟中，所述層間介電層的表面部分也被同時去除。

在一個示例中，所述層間介電層表面部分被去除的部分的厚度為100埃-200埃。

在一個示例中，所述掩膜層包括自下而上層疊的先進圖案化層和抗反射涂層。

在一個示例中，形成所述具有接觸孔開口圖案的掩膜層的步驟包括：在所述掩膜層上通過旋涂、曝光、顯影工藝形成具有所述接觸孔開口圖案的光刻膠層；以所述光刻膠層為掩膜，蝕刻所述掩膜層，在所述掩膜層中形成所述接觸孔開口圖案；通過灰化工藝去除所述光刻膠層。

在一個示例中，所述殘留的層間介電層的厚度為100埃-200埃。

在一個示例中，通過剝離工藝去除所述掩膜層。

在一個示例中，去除所述殘留的層間介電層之后，還包括去除露出的所述蝕刻停止層的步驟。

在一個實施例中，本發(fā)明還提供一種采用上述方法制造的半導體器件。

在一個實施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導體器件。

根據本發(fā)明，提供了一種具有新的蝕刻輪廓的接觸孔，可以擴大形成接觸塞的工藝窗口，提升產品的良率。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1F為根據本發(fā)明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；

圖2為根據本發(fā)明示例性實施例一的方法依次實施的步驟的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局 限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

對于現有工藝而言，在層間介電層上形成蝕刻掩膜之后，通過干法蝕刻在層間介電層中形成接觸孔，所述干法蝕刻一次完成，由于形成的接觸孔的深寬比很大，導致接觸孔的頂部開口的尺寸臨近后續(xù)形成接觸塞的工藝窗口邊際，采用沉積工藝形成接觸塞時不能完全填充整個接觸孔，容易形成諸如空洞之類的缺陷，造成接觸塞的開路。

[示例性實施例一]

參照圖1A-圖1F，其中示出了根據本發(fā)明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。

首先，如圖1A所示，提供半導體襯底100，半導體襯底100的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導體襯底100中形成有隔離結構，作為示例，隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。半導體襯底100中還形成有各種阱(well)結構，為了簡化，圖示中予以省略。

在半導體襯底上形成有柵極結構，作為示例，柵極結構包括自下而上層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。柵極介電層包括氧化物層，例如二氧化硅(SiO₂)層。柵極材料層包括多晶硅層、金屬層、導電性金屬氮化物層、導電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構成材料可以是鎢(W)、鎳(Ni)或鈦(Ti)；導電性金屬氮化物層包括氮化鈦(TiN)層；導電性金屬氧化物層包括氧化銥(IrO₂)層；金屬硅化物層包括硅化鈦(TiSi)層。柵極硬掩蔽層包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層的構成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未摻雜硅玻璃(USG)、旋涂玻璃(SOG)、高密度等離子體(HDP)或旋涂電介質(SOD)；氮化物層包括氮化硅(Si₃N₄)層；氮氧化物層包括氮氧化硅(SiON)層；在本實施例中，柵極硬掩蔽層的材料為氮化硅。柵極介電層、柵極材料層以及柵極硬掩蔽層的形成方法可以采用本領域技術人員所熟習的任何現有技術，優(yōu)選化學氣相沉積法(CVD)，如低 溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(RTCVD)、等離子體增強化學氣相沉積(PECVD)。

在半導體襯底100上還形成有位于柵極結構兩側且緊靠柵極結構的側壁結構，側壁結構由氧化物、氮化物或者二者的組合構成。在側壁結構外側的半導體襯底100中形成有源/漏區(qū)，在源/漏區(qū)的頂部和柵極結構的頂部形成有金屬硅化物，作為示例，金屬硅化物的構成可以為Ni PtSiGeC、Ni PtSiC等。

接下來，在半導體襯底100上依次形成蝕刻停止層101、層間介電層102、先進圖案化層103、抗反射涂層104和具有接觸孔開口圖案106的光刻膠層105。

蝕刻停止層101的材料優(yōu)選SiCN、SiC、SiN或BN，其作為后續(xù)蝕刻層間介電層102以在其中形成接觸孔的蝕刻停止層。

層間介電層102的材料可以選自本領域常見的各種低k值介電材料，包括但不限于k值為2.5-2.9的硅酸鹽化合物(Hydrogen Silsesquioxane，簡稱為HSQ)、k值為2.2的甲基硅酸鹽化合物(Methyl Silsesquioxane，簡稱MSQ)、k值為2.8的HOSP^TM(Honeywell公司制造的基于有機物和硅氧化物的混合體的低介電常數材料)以及k值為2.65的SiLK^TM(Dow Chemical公司制造的一種低介電常數材料)等等。通常采用超低k介電材料構成層間介電層102，所述超低k介電材料是指介電常數(k值)小于2的介電材料。

先進圖案化層103即APF層103的材料優(yōu)選無定型碳，可以保證頂部具有優(yōu)良的平整度。

抗反射涂層104優(yōu)選底部抗反射涂層，可以提升后續(xù)在光刻膠層105中形成接觸孔開口圖案106的顯影度。

接著，如圖1B所示，以具有接觸孔開口圖案106的光刻膠層105為掩膜，依次蝕刻抗反射涂層104和先進圖案化層103，直至露出層間介電層102。作為示例，采用干法蝕刻工藝實施所述蝕刻，蝕刻氣源包括含氟氣體、氦氣等，壓力、偏置功率等參數根據接觸孔開口圖案106的實施尺寸加以調整，在此不做具體限定。然后，通過灰化工藝去除光刻膠層105，所述灰化工藝的功率、氣壓、灰化氣體的流量 等參數根據光刻膠層105的實際情況加以調整，在此不做具體限定。

接著，如圖1C所示，以具有接觸孔開口圖案106的先進圖案化層103為掩膜，部分蝕刻層間介電層102，直至位于接觸孔開口圖案106下部的層間介電層102的厚度為100埃-200埃，以便實施后續(xù)蝕刻圓化位于所述接觸孔開口頂部附近的所述層間介電層，以擴大在層間介電層102中形成的接觸孔的頂部開口尺寸的過程中，避免對半導體襯底100造成過蝕刻。作為示例，采用干法蝕刻工藝實施所述蝕刻，蝕刻氣源包括含氟氣體、氦氣等，壓力、偏置功率等參數根據接觸孔開口圖案106的實施尺寸加以調整，在此不做具體限定。由于后續(xù)還需通過全面蝕刻去除剩余的厚度為100埃-200埃的層間介電層102的同時圓化位于所述接觸孔頂部附近的所述層間介電層，在這個過程中層間介電層102的表面部分也會被蝕刻，進而被消耗掉，這會造成整個層間介電層厚度的減低，可能在后續(xù)工序中會降低整個層間介電層的隔離效果，甚至造成漏電、擊穿等后果。因此，根據本發(fā)明的一個實施例，之前形成的層間介電層102的厚度相對于現有技術至少要增加100埃-200埃，以補償后續(xù)全面蝕刻層間介電層102以形成接觸孔時對層間介電層102所造成的額外增加的損耗部分。在上述蝕刻過程中，抗反射涂層104被一并去除。

接著，如圖1D所示，去除先進圖案化層103。作為示例，通過剝離工藝去除先進圖案化層103，例如灰化工藝或者化學腐蝕工藝。所述灰化工藝的功率、氣壓、灰化氣體的流量等參數根據先進圖案化層103的實際情況加以調整，在此不做具體限定。所述化學腐蝕工藝分為干法化學腐蝕和濕法化學腐蝕，干法化學腐蝕采用適宜的等離子體來去除先進圖案化層103，濕法化學腐蝕采用適宜的酸性溶液或堿性溶液去除先進圖案化層103。

接著，如圖1E所示，去除剩余的厚度為100埃-200埃的層間介電層102，以露出蝕刻停止層101，并圓化位于所述接觸孔開口頂部附近的所述層間介電層。由于經過圓化位于所述接觸孔開口頂部附近 的所述層間介電層之后所形成的接觸孔開口部分，相對于現有的接觸孔具有頂部圓化的輪廓，即接觸孔在頂部部分具有從下向上逐漸增大的開口尺寸，顯然這增加了后續(xù)填充金屬插塞的工藝窗口，從而能夠實現完全填充整個接觸孔，進而避免了諸如空洞之類缺陷的形成，也避免了接觸塞的開路，從而極大地提升了產品的良率。作為示例，通過干法蝕刻工藝實施所述去除和圓化過程，所述干法蝕刻的工藝參數為：等離子體源包括碳氟化合物、氧氣、氮氣、二氧化碳、一氧化碳、氬氣、氦氣等，壓力為5mTorr-500mTorr，功率為100W-3000W。

接著，如圖1F所示，去除位于接觸孔下方的蝕刻停止層101。作為示例，采用干法蝕刻工藝實施所述蝕刻，蝕刻氣源包括含氟氣體、氦氣等，壓力、偏置功率等參數根據形成的接觸孔的實際尺寸加以調整，在此不做具體限定。實施蝕刻停止層101的去除后，執(zhí)行一蝕刻后處理過程，以去除前述蝕刻過程所產生的殘留物和雜質，保證后續(xù)通過沉積工藝在接觸孔中形成接觸塞時的沉積質量，實施所述蝕刻后處理可以采用常規(guī)的濕法清洗工藝。

至此，完成了根據本發(fā)明示例性實施例一的方法實施的工藝步驟。根據本發(fā)明，經過圓化位于所述接觸孔開口頂部附近的所述層間介電層之后所形成的接觸孔開口部分，相對于現有的接觸孔具有頂部圓化的輪廓，即接觸孔在頂部部分具有從下向上逐漸增大的開口尺寸，顯然這增加了后續(xù)填充金屬插塞的工藝窗口，從而能夠實現完全填充整個接觸孔，進而避免了諸如空洞之類缺陷的形成，也避免了接觸塞的開路，從而極大地提升了產品的良率。

參照圖2，其中示出了根據本發(fā)明示例性實施例一的方法依次實施的步驟的流程圖，用于簡要示出制造工藝的流程。

在步驟201中，提供半導體襯底，在半導體襯底上依次形成蝕刻停止層、層間介電層和具有接觸孔開口圖案的掩膜層；

在步驟202中，蝕刻層間介電層，直至在接觸孔開口圖案的下部殘留部分層間介電層；

在步驟203中，去除掩膜層；

在步驟204中，完全去除位于所述接觸孔開口圖案下部的殘留的層間介電層，以形成貫通所述層間介電層的接觸孔，同時圓化位于所述接觸孔頂部附近的所述層間介電層；

在步驟205中，去除露出的蝕刻停止層。

[示例性實施例二]

首先，提供根據本發(fā)明示例性實施例一的方法實施的工藝步驟獲得的半導體器件，包括：半導體襯底100，在半導體襯底100中形成有隔離結構以及各種阱(well)結構，作為示例，隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構；形成在半導體襯底100的柵極結構，作為示例，柵極結構包括自下而上層疊的柵極介電層102a、柵極材料層102b和柵極硬掩蔽層102c；形成于柵極結構兩側且緊靠柵極結構的側壁結構101，作為示例，側壁結構101由氧化物、氮化物或者二者的組合構成；在側壁結構外側的半導體襯底100中形成有源/漏區(qū)，在源/漏區(qū)的頂部和柵極結構的頂部形成有金屬硅化物，作為示例，金屬硅化物的構成可以為Ni PtSiGeC、Ni PtSiC等；形成在半導體襯底100上的自下而上層疊的蝕刻停止層和層間介電層；形成于層間介電層中的底部電性連接金屬硅化物的接觸孔，所述接觸孔具有頂部圓化的輪廓，即所述接觸孔在頂部部分具有從下向上逐漸增大的開口尺寸，顯然這增加了后續(xù)填充金屬插塞的工藝窗口，從而能夠實現完全填充整個接觸孔，進而避免了諸如空洞之類缺陷的形成，也避免了接觸塞的開路，從而極大地提升了產品的良率。

然后，通過后續(xù)工藝完成整個半導體器件的制作，包括：在接觸孔中形成接觸塞，形成接觸塞的方法可以采用本領域技術人員所熟習的任何現有技術，優(yōu)選化學氣相沉積法，如低溫化學氣相沉積、低壓化學氣相沉積、快熱化學氣相沉積、等離子體增強化學氣相沉積；形成多個互連金屬層，通常采用雙大馬士革工藝來完成；形成金屬焊盤，用于后續(xù)實施器件封裝時的引線鍵合。

[示例性實施例三]

本發(fā)明還提供一種電子裝置，其包括根據本發(fā)明示例性實施例二的方法制造的半導體器件。所述電子裝置可以是手機、平板電腦、筆記本電腦、上網本、游戲機、電視機、VCD、DVD、導航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產品或設備，也可以是任何包括所述半導體器件的中間產品。所述電子裝置，由于使用了所述半導體器件，因而具有更好的性能。

本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。