本公開內(nèi)容的實現(xiàn)方式大體上涉及半導體制造工藝與器件的領(lǐng)域，尤其是，涉及用于硅材料在外延膜上外延生長的方法。

背景技術(shù)：

隨著對于下一代器件的電路密度增加，互連件(諸如穿孔、溝槽、接觸件、柵極結(jié)構(gòu)與其他特征)的寬度以及于互連件之間的介電材料減小至22nm或更小的尺寸，但是介電層的厚度保持實質(zhì)不變，而有特征的深寬比(aspectratio)增加的結(jié)果。近來，互補式金屬氧化物半導體(cmos)finfet器件已經(jīng)廣泛地用于許多邏輯與其他應用中并整合入半導體器件的各式不同類型。

finfet器件通常包括帶有高深寬比的半導體鰭片(fin)，其中用于晶體管的通道與源極/漏極區(qū)域于半導體鰭片上形成。利用通道與源極/漏極區(qū)域的增加的表面積的優(yōu)勢而接著于鰭片(fin)器件的部分的側(cè)面之上且沿著鰭片器件的部分的側(cè)面形成而產(chǎn)生更快、更可靠的且更好控制的半導體晶體管器件。finfets的進一步優(yōu)勢包括減少短通道效應以及提供更高的電流流動。

為了改善晶體管性能，應力源(stressor)材料可填充源極/漏極區(qū)域，且該應力源材料可通過外延而于源極/漏極區(qū)域中生長。外延膜由{111}平面刻面(facet)且沿著晶體管通道方向而具有金剛石形狀。隨著晶體管的縮減，對于形成finfet的改善方法總是有所需求。

技術(shù)實現(xiàn)要素：

本公開內(nèi)容的實現(xiàn)方式一般地涉及用于硅材料在外延膜上外延生長的方法。在一個實現(xiàn)方式中，該方法包括于半導體鰭片之上形成外延膜，該半導體鰭片在該基板上形成，其中外延膜包含具有第一刻面與第二刻面的頂表面，以及通過在約375℃至約450℃的溫度與約5torr至約20torr的腔室壓力處將頂表面交替暴露于第一前驅(qū)物氣體與第二前驅(qū)物氣體而至少在外延膜的頂表面上形成外延層，該第一前驅(qū)物氣體包含一或多個硅烷，該第二前驅(qū)物氣體包含一或多個氯化硅烷。

在另一個實現(xiàn)方式中，該方法包括將半導體結(jié)構(gòu)裝載入處理腔室中，其中半導體結(jié)構(gòu)包含基板、于基板上形成的多個半導體鰭片以及設(shè)置于基板上的半導體鰭片之間的介電材料，于多個半導體鰭片上形成外延膜，其中各外延膜包括具有第一刻面與第二刻面的頂表面，及通過在小于約450℃的溫度與約5torr至約20torr的腔室壓力處將頂表面交替暴露于第一前驅(qū)物氣體與第二前驅(qū)物氣體而在外延膜的頂表面上形成硅層，該第一前驅(qū)物氣體包含一或多個硅烷，該第二前驅(qū)物氣體包含一或多個氯化硅烷。

在又另一個實現(xiàn)方式中，該方法包括(a)于半導體鰭片之上形成外延膜，該半導體鰭片于該基板上形成，其中各外延膜包括具有第一刻面與第二刻面的頂表面，(b)在小于約450℃溫度與約5torr至約20torr的腔室壓力處將外延膜暴露于第一前驅(qū)物氣體，該第一前驅(qū)物氣體包含硅烷(sih4)或乙硅烷(si2h6)，(c)在(b)步驟之后，用脈沖輸送(pulse)第一前驅(qū)物氣體第一周期時間，(d)在(c)步驟之后，將凈化氣體引入處理腔室中，(e)在(d)步驟之后，在小于約450℃的溫度與約5torr至約20torr的腔室壓力處將外延膜暴露于第二前驅(qū)物氣體，該第二前驅(qū)物氣體包含一或多個氯化硅烷，(f)在(e)步驟之后，用脈沖輸送第一前驅(qū)物氣體第二周期時間，以及(g)在(f)步驟之后，將凈化氣體引入處理腔室中。在各式實施例中，該方法進一步包括重復(b)至(g)步驟約10個循環(huán)或300個循環(huán)直至所需的硅層厚度生長于外延膜的頂表面上。

附圖說明

以上簡要概述的本公開內(nèi)容的上述詳述特征能夠被詳細理解的方式，以及實施方式的更特定描述，可以參考實現(xiàn)方式而獲得，實現(xiàn)方式中的一些實現(xiàn)方式繪示于附圖中。然而，值得注意的是，附圖只繪示了本公開內(nèi)容的典型實現(xiàn)方式，因而不應視為對本發(fā)明范圍的限制，因為本公開內(nèi)容可允許其他等同有效的實現(xiàn)方式。

圖1是根據(jù)本公開內(nèi)容的實現(xiàn)方式的用于制造半導體結(jié)構(gòu)的示例性方法的流程圖。

圖2a至2c圖示在根據(jù)圖1的流程圖的制造某些階段期間簡化的半導體結(jié)構(gòu)的截面圖。

為了便于理解，盡可能地，使用相同的附圖標號指示附圖中共通的元件?？紤]到，一個實現(xiàn)方式中公開的元件在沒有特定描述下可有益地用于其它實現(xiàn)方式中。

具體實施方式

圖1為根據(jù)本公開內(nèi)容的實現(xiàn)方式的用于制造半導體結(jié)構(gòu)的示例性方法的流程圖。圖2a至2c圖示在根據(jù)圖1的流程圖的制造某些階段期間簡化的半導體結(jié)構(gòu)的截面圖。本領(lǐng)域技術(shù)人員將進一步了解用于形成半導體器件與相關(guān)結(jié)構(gòu)的全部處理過程未繪示于附圖中或于此發(fā)明中描述。反之，為求簡單清楚，只繪示與描述了對于本公開內(nèi)容獨特或?qū)τ诹私獗竟_內(nèi)容必要的用于形成半導體器件與相關(guān)結(jié)構(gòu)的某些處理過程。此外，雖然各式步驟繪示于附圖中及描述于本說明書中，但是沒有暗示對這些步驟的順序或中間步驟存在與否有所限制。除非明確指示，否則所繪示與描述的步驟僅用作解釋用途依序繪示與描述，如果沒完全實施的話，不排除個別的步驟實際上以同時或重疊的方式至少部分地施行的可能性。

方法100在方塊102通過將半導體結(jié)構(gòu)200裝載入處理腔室而開始。半導體結(jié)構(gòu)200包括基板202、多個半導體鰭片203(只顯示了兩個)以及設(shè)置于基板202上的半導體鰭片203之間的介電材料206，如圖2a所示。處理腔室可為ale(原子層外延)或ald(原子層沉積)、cvd(化學氣相沉積)或等離子體輔助處理技術(shù)領(lǐng)域中公知的任何適合的沉積處理腔室。

本說明書所用術(shù)語“基板”意欲廣泛涵蓋可以在處理腔室中處理的任何物件。例如，基板202可為能夠具有材料沉積于基板上的任何基板，諸如硅基板，例如硅(摻雜的或未摻雜的)、結(jié)晶硅(例如si<100>或si<111>)、氧化硅、應變硅、摻雜或未摻雜的多晶硅或類似物，鍺、iii-v族化合物的基板，硅鍺(sige)基板，碳化硅鍺(sigec)基板，氧化硅鍺(sigeo)基板，氮氧化硅鍺(sigeon)基板，碳化硅(sic)基板，碳氮化硅(sicn)基板，碳氧化硅(sico)，外延基板，硅上絕緣體(soi)基板，碳摻雜氧化物，氮化硅，例如液晶顯示器(lcd)的顯示基板，等離子體顯示器，電致發(fā)光(el)燈顯示器，太陽能陣列，太陽能板，發(fā)光二極管(led)基板，圖案化或非圖案化的半導體晶片，玻璃，藍寶石，或任何其它材料，例如金屬、金屬合金和其它導電材料?；?02可為平坦基板或圖案化基板。圖案化基板包括在基板的處理表面中或上形成的電子特征的基板?；?02可包括多個層或包括例如部分制造的器件，諸如晶體管、快閃存儲器件及其類似物)。

在一個實現(xiàn)方式中，基板202為單晶體硅，諸如p摻雜硅。半導體鰭片203可包括與基板202相同或不同的材料。在所示實現(xiàn)方式中，半導體鰭片203與基板202由相同材料形成。介電材料206可形成隔離區(qū)域，例如淺溝槽隔離(sti)區(qū)域，且可包括sio、sin、sicn或任何適合的介電材料。

半導體鰭片203可實施在用于較后面階段中的finfet晶體管的形成通道中。各半導體鰭片203可包括第一部分204與第二部分205，第一部分204具有與介電材料206的表面209共面的表面207，第二部分205自第一部分204向上突出。第二部分205可作為源極或漏極區(qū)域的功能。因此，半導體結(jié)構(gòu)200的頂表面包括一或多個半導體區(qū)域(即半導體鰭片203的第一部分204和/或第二部分205)以及一或多個介電區(qū)域(即介電材料206)。

在方塊104，外延應力源膜214、215于第二部分205(即源極/漏極區(qū)域)上的各半導體鰭片203上生長以改善晶體管性能。外延應力源膜214、215可為源極或漏極區(qū)域的部分。外延應力源膜214、215可密封或覆蓋半導體鰭片203的第二部分205所暴露的表面，如圖2a所示?；蛘撸雽w鰭片203的第二部分205可被移除且外延應力源膜214、215可于半導體鰭片203的第一部分204上形成。

外延應力源膜214、215可包括si:p、sige、sige:b、si:cp或其他合適的半導體材料。在一個實現(xiàn)方式中，外延應力源膜214、215包括sige材料。在某些應用中，其中需要高濃度的鍺，例如用于導電節(jié)點先進7nm及更進一步中使用的pmos源極與漏極材料，在硅中的鍺的濃度可在約30％之上，例如約45％或更多，舉例而言，約70％至約100％。

外延應力源膜214、215可使用選擇性沉積處理形成，而使得外延應力源膜214、215于半導體鰭片203上生長而不是在介電材料206上生長。生成的外延應力源膜214可具有單晶體結(jié)構(gòu)?？赏ㄟ^將蝕刻劑與前驅(qū)物氣體共同流入沉積腔室而達成選擇性沉積處理。蝕刻劑的實施例可為hcl、cl2或任何適合的鹵素氣體。前驅(qū)物氣體可包括任何適合的含硅氣體，如硅烷、乙硅烷、有機硅烷或鹵化硅烷，以及任何合適的含鍺氣體，如鍺烷。

外延應力源膜214、215可于半導體鰭片203上外延生長，且由于在不同表面平面上的不同生長速率，刻面經(jīng)形成以導致當沿著晶體管通道方向(該通道沿著半導體鰭片203的頂與相對側(cè)壁延伸)觀察刻面時，外延應力源膜214、215具有金剛石形狀。外延應力源膜214、215由{111}平面刻面、固定在頂角落與側(cè)壁角落處。例如，外延應力源膜214可包括多個刻面216、218、220、222(為求清楚，半導體鰭片203中只有一個標示于圖2a中)?？堂?16、218可接觸半導體鰭片203?？堂?16與刻面220可互相接觸，且角(corner)224可在接觸點處形成?？堂?18與刻面222可互相接觸，且角226可在接觸點處形成。刻面220與刻面222可互相接觸，且角228可在接觸點處形成。

在方塊106，外延應力源膜214、215的部分可選擇性地在側(cè)向維度上移除。具體言之，外延應力源膜214的相對側(cè)上的部分經(jīng)移除以增加半導體鰭片上的外延應力源膜214與鄰近半導體鰭片上生長的外延應力源膜215之間的距離。接觸點處的角228的部分可選擇性地被移除，如圖2b所示。隨著晶體管縮減，鰭片間距(finpitch，兩鄰近鰭片之間的距離)變得更小。因此，源極/漏極上生長的外延應力源膜可以被碰觸(touched)或合并(merged)。一旦合并產(chǎn)生，(晶體管通道上的應變上的)應力源的效應減小且缺陷容易在合并區(qū)域的連接點處形成，這對半導體結(jié)構(gòu)的性能以及晶體管性能有負面影響。由于鄰近外延膜之間的距離增加，而防止外延應力源膜214與鄰近應力源膜215互相碰觸或合并?？赏ㄟ^蝕刻、研磨或其他適合的移除處理而達成外延應力源膜的部分的選擇性移除。蝕刻處理可在用于沉積的相同腔室中實施，或在分開但整合的腔室中實施。

在方塊108，硅帽層217、219保形地(conformally)于外延應力源膜214、215上分別形成以鈍化外延應力源膜214、215，使得例如柵極介電的后續(xù)的層可以輕易地于半導體鰭片203的部分之上形成，柵極介電，諸如二氧化硅、摻雜碳的硅氧化物、硅鍺氧化物、或高k介電材料。硅帽層可在應力源膜214、215的至少頂表面(即刻面220、222)上形成。硅帽層217、219可通過化學氣相沉積(cvd)工藝、原子層外延(ale)或原子層沉積(ald)工藝而生長。在一個實現(xiàn)方式中，硅帽層217、219由ale工藝形成。ale是一種周期性沉積工藝，它運用化學吸附(chemisorption)技術(shù)以將前驅(qū)物分子依順序周期傳送于加熱的基板表面上。在各式實現(xiàn)方式中，外延應力源膜214、215依序暴露于第一前驅(qū)物氣體、凈化氣體、第二前驅(qū)物氣體與凈化氣體。第一與第二前驅(qū)物氣體反應以于外延應力源膜214、215的表面上形成作為膜的化學化合物。重復此周期以一層一層的方式生長硅帽層217、219直到所需的厚度達到。在一個實現(xiàn)方式中，其中下面的sige外延應力源膜214、215為約3-6nm厚度，硅帽層217、219可具有約1nm至約5nm的厚度，例如約2nm至約3nm。硅帽層的沉積可于相同腔室中實施以用于沉積外延應力源膜214、215，或是在分開但整合的腔室中實施。

在各式實現(xiàn)方式中，第一前驅(qū)物氣體與第二前驅(qū)物氣體可為含硅氣體。適合的含硅氣體可包括硅烷、鹵化硅烷或有機硅烷中的一或多個。硅烷可包括硅烷(sih4)與帶有經(jīng)驗方程式sixh(2x+2)的更高階的硅烷(highersilanes)，例如乙硅烷(si2h6)、丙硅烷(si3h8)與四硅烷(si4h10)，或其他更高階的硅烷，如聚氯硅烷。鹵化硅烷可包括帶有經(jīng)驗化學式的化合物x’ysixh(2x+2-y)，其中x’＝f,cl,br或i，例如六氯二硅烷(si2cl6)、四氯硅烷(sicl4)、二氯硅烷(cl2sih2)與三氯硅烷(cl3sih)。有機硅烷可包括帶有經(jīng)驗化學式rysixh(2x+2-y)的化合物，其中r＝甲基、乙基、丙基或丁基，例如甲基硅烷((ch3)sih3)、二甲基硅烷(ch3)2sih2)、乙基硅烷(ch3ch2)sih3)、甲基二硅烷(ch3)si2h5)、二甲基二硅烷((ch3)2si2h4)與六甲基二硅烷((ch3)6si2)。合適的含鍺氣體可包括但不限于鍺烷(geh4)、二鍺烷(ge2h6)、三鍺烷(ge3h8)或以上兩個或更多個的組合。在某些實現(xiàn)方式中，四乙氧基硅烷(teos)亦可用作第一或第二前驅(qū)物氣體。

在一個示例的實現(xiàn)方式中，第一前驅(qū)物氣體為硅基前驅(qū)物氣體，諸如硅烷(sih4)與帶有經(jīng)驗化學式sixh(2x+2)的更高階的硅烷如乙硅烷(si2h6)、丙硅烷(si3h8)或四硅烷(si4h10)。如需要的話，第一前驅(qū)物氣體可包括本發(fā)明所述的硅基前驅(qū)物氣體中的一或多個。第二前驅(qū)物氣體為鹵化硅烷，例如氯化硅烷，如一氯硅烷(sih3cl,mcs)、二氯硅烷(si2h2cl2,dcs)、三氯硅烷(sihcl3,tcs)、六氯二硅烷(si2cl6,hcds)、八氯三硅烷(si3cl8,octs)或四氯化硅(stc)。如需要的話，第二前驅(qū)物氣體可包括本發(fā)明所述的鹵化硅烷中的一或多個。合適的凈化氣體可包括氦、氬、氮、氫、形成氣體或以上各者的組合。

在使用ale工藝的一個示例性實施例中，第一前驅(qū)物氣體為乙硅烷而第二前驅(qū)物氣體系hcds。ale工藝在約350℃至約550℃的溫度范圍(諸如375℃至約450℃，舉例而言，約425℃)以及約1torr至約40torr(諸如約5torr至約20torr，舉例而言，約10torr)腔室壓力處實施。在下面外延應力源膜214、215于硅中具有高濃度ge(例如30％或以上，舉例而言，40％或以上)的情況下，使用較低沉積溫度(例如約425℃或更低，舉例而言，350℃至約375℃)可我有優(yōu)勢的，以避免外延應力源膜的變形。

在操作中，外延應力源膜214、215暴露于使用乙硅烷的第一前驅(qū)物氣體。第一前驅(qū)物氣體以約5sccm至約35sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約25sccm，舉例而言，約20sccm。接著用脈沖輸送(pulse)第一前驅(qū)物氣體約5秒至約25秒，如約15秒。下一步，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。下一步，外延應力源膜214、215暴露于使用hcds的第二前驅(qū)物氣體。第二前驅(qū)物氣體以約250sccm至約550sccm范圍的流動速率被引入處理腔室中，例如約350sccm至約450sccm，舉例而言，約400sccm。第二前驅(qū)物氣體稀釋于氮氣或氫氣載體氣體中，氮氣或氫氣載體氣體以約1slm至約30slm的流動速率流動入處理腔室中，例如約3slm。接著用脈沖輸送(pulse)第二前驅(qū)物氣體約5秒至約25秒，例如約15秒。之后，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。通過上述工藝狀況交替乙硅烷與hcds而將硅帽層保形地且均勻地生長于外延應力源膜上。加入六氯二硅烷(si2cl6,hcds)而在表面處將-h配位基(ligand)換成cl終端(termination)并在其上形成額外的硅層。此處理過程以約/周期的生長速率重復約300個周期以達到所需的厚度。

在使用ale工藝的另一個示例實施例中，第一前驅(qū)物氣體仍為乙硅烷而第二前驅(qū)物氣體仍為hcds。然而，調(diào)整為較長的脈沖時間(pulsetime)。在此實施例中，ale工藝在約350℃至約550℃的溫度范圍(例如約375℃至約450℃，舉例而言，約425℃)以及約1torr至約40torr(例如約5torr至約20torr，舉例而言，約10torr)的腔室壓力處實施。在下面的外延應力源膜214、215于硅中具有高濃度ge(例如30％或以上，舉例而言，40％或以上)的情況下，使用較低沉積溫度(例如約425℃或更低，舉例而言，350℃至約375℃)可為有優(yōu)勢的，以避免外延應力源膜的變形。

在操作中，外延應力源膜214、215暴露于使用乙硅烷的第一前驅(qū)物氣體。第一前驅(qū)物氣體以約5sccm至約35sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約25sccm，舉例而言，約20sccm。接著用脈沖輸送(pulse)第一前驅(qū)物氣體約350秒至約550秒，例如約450秒。下一步，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。下一步，外延應力源膜214、215暴露于使用hcds的第二前驅(qū)物氣體。第二前驅(qū)物氣體以約250sccm至約550sccm范圍的流動速率被引入處理腔室中，例如約350sccm至約450sccm，舉例而言，約400sccm。第二前驅(qū)物氣體稀釋于氮氣或氫氣載體氣體中，氮氣或氫氣載體氣體以約1slm至約30slm的流動速率流動入處理腔室中，例如約3slm。接著用脈沖輸送(pulse)第二前驅(qū)物氣體約350秒至約550秒，例如約450秒。之后，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。通過上述工藝狀況交替乙硅烷與hcds而將單層的硅保形地且均勻地生長于外延應力源膜上。此處理過程以約/周期的生長速率重復約10個周期以達到所需的厚度。

在使用ale工藝的又另一個示例實施例中，第一前驅(qū)物氣體為硅烷而第二前驅(qū)物氣體為hcds。因為硅烷在半導體鰭片203的側(cè)壁上顯示有較少的側(cè)向膜生長，所以觀察到硅烷在某些應用中是有優(yōu)勢的。在此示例實施例中，ale工藝在約350℃至約550℃的溫度范圍(例如375℃至約450℃，舉例而言，約425℃)以及約1torr至約40torr(例如約5torr至約20torr，舉例而言，約10torr)的腔室壓力處實施。在下面外延應力源膜214、215于硅中具有高濃度ge(例如30％或以上，舉例而言，40％或以上)的情況下，使用較低沉積溫度(例如約425℃或更低，舉例而言，350℃至約375℃)可為有優(yōu)勢的，以避免外延應力源膜的變形。

在操作中，外延應力源膜214、215暴露于使用硅烷的第一前驅(qū)物氣體。第一前驅(qū)物氣體以約25sccm至約55sccm范圍的流動速率被引入處理腔室中，例如約30sccm至約45sccm，舉例而言，約40sccm。接著用脈沖輸送(pulse)第一前驅(qū)物氣體約650秒至約1200秒，例如約900秒。下一步，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。下一步，外延應力源膜214、215暴露于使用hcds的第二前驅(qū)物氣體。第二前驅(qū)物氣體以約250sccm至約550sccm范圍的流動速率被引入處理腔室中，例如約350sccm至約450sccm，舉例而言，約400sccm。第二前驅(qū)物氣體稀釋于氮氣或氫氣載體氣體中，氮氣或氫氣載體氣體以約1slm至約30slm的流動速率流動入處理腔室中，例如約3slm。接著用脈沖輸送(pulse)第二前驅(qū)物氣體約350秒至約550秒，例如約450秒。之后，凈化氣體以約5sccm至約25sccm范圍的流動速率被引入處理腔室中，例如約10sccm至約20sccm，舉例而言，約15sccm。通過上述工藝狀況交替硅烷與hcds而將單層的硅保形地且均勻地生長于外延應力源膜上。此處理過程以約/周期的生長速率重復約10個周期以達到所需的厚度。

在硅帽層217、219以所需的厚度生長于外延應力源膜214、215上后，柵極介電層(未圖示)可于硅帽層217、219上形成。柵極電極接著于半導體鰭片203的部分上且沿著半導體鰭片203的部分的側(cè)面形成以形成finfet的一般結(jié)構(gòu)。

本公開內(nèi)容的實現(xiàn)方式中所述的概念亦適用于其他外延材料。某些實施例可包括si:cp、純ge、gesn、gep、geb或gesnb等，可用于邏輯與存儲器的應用。在這些情況中，可能的硅前驅(qū)物可包括如上所述的鹵化硅化合物與選擇性的含硅化合物，而可能的鍺前驅(qū)物可包括如上所述的鹵化鍺化合物與選擇性的含鍺化合物。例如，如果硅鍺用作為帽層，可通過將外延應力源膜交替暴露于第一前驅(qū)物氣體與第二前驅(qū)物氣體而達到硅鍺的外延生長，第一前驅(qū)物氣體包括本公開內(nèi)容中所述的含硅氣體中的一或多個，第二前驅(qū)物氣體包括鹵化鍺氣體中的一或多個，鹵化鍺氣體諸如氯化鍺烷氣體、含鍺氣體或含硅氣體。凈化氣體與任何所需的摻雜氣體可依以上相對于硅帽層所述的方式引入處理腔室中。在一個示例性實現(xiàn)方式中，第一前驅(qū)物氣體可為硅烷或乙硅烷，而第二前驅(qū)物氣體可為氯化鍺烷氣體，如四氯化鍺(gecl4)、二氯鍺烷(geh2cl2)或鍺烷(geh4)。

本公開內(nèi)容的好處包括通過使用第一前驅(qū)物氣體與第二前驅(qū)物氣體的原子層外延(ale)而于sige外延應力源層上直接生長薄硅帽層，第一前驅(qū)物氣體包括硅烷，第二前驅(qū)物氣體包括氯化硅烷。已經(jīng)觀察到通過交替硅烷或乙硅烷與hcds可以在較低生長溫度達到硅帽層于包含sige的外延應力源膜上的生長。具體言之，因為通過使用自我限制一層一層的方式(self-limitinglayer-by-layerfashion)的ale工藝生長硅帽層，所以硅帽層可以均勻且保形地生長于外延應力源膜而不失電介質(zhì)(例如硅氧化物與硅氮化物)生長的選擇性。使用硅烷與氯化硅烷的硅外延生長以鈍化應力源膜而允許后續(xù)柵極電介質(zhì)有更好的生長，而使得用于finfet的外延材料有更好的整合與表面形狀控制(surfacemorphology)。

雖然前述針對本公開內(nèi)容的實現(xiàn)方式，但在不背離本發(fā)明基本范圍下，可設(shè)計本公開內(nèi)容的其他的與進一步的實現(xiàn)方式，而本發(fā)明范圍由以下權(quán)利要求來確定。