本發(fā)明大體涉及半導(dǎo)體器件和工藝，并且更具體地涉及用于嵌入式半導(dǎo)體功率塊和半橋器件的低級(jí)硅封裝的結(jié)構(gòu)和晶片級(jí)制造方法。

背景技術(shù)：

在當(dāng)今大部分半導(dǎo)體器件中，半導(dǎo)體芯片通常在基板(諸如，金屬引線框或多層層合體)上組裝，并且在堅(jiān)固材料(諸如，陶瓷或硬化塑料化合物)的封裝中包封。組裝工藝通常包括將芯片附接至基板焊盤(pán)或引線框焊盤(pán)的工藝，以及使用鍵合線或焊料球?qū)⑿酒俗舆B接至基板引線的工藝。

使用各種不同的材料(諸如，金屬、陶瓷和塑料)帶來(lái)部件相互粘合和長(zhǎng)期器件穩(wěn)定性的挑戰(zhàn)。示例是相鄰部件的分層。對(duì)于塑料封裝的半導(dǎo)體器件，人們已針對(duì)識(shí)別由基于材料的熱膨脹系數(shù)的失配引起的熱機(jī)械應(yīng)力導(dǎo)致的器件可靠性問(wèn)題的校正措施進(jìn)行了廣泛的研究。由于應(yīng)力效應(yīng)引起的劣化可以減輕，但不會(huì)消除。而且，塑料包封器件的電特性的潮濕相關(guān)劣化已被確切記載，但僅被控制在一定程度。為防止在工作溫度漂移后，器件中的金屬連接開(kāi)始疲勞和開(kāi)裂，人們一直在進(jìn)行各種嘗試，但僅取得有限的成功。

受歡迎的功率電路系列包括用于將dc電壓轉(zhuǎn)換為另一dc電壓的電力切換器件。對(duì)于緊急電力輸送要求，合適的選項(xiàng)包括具有串聯(lián)連接并通過(guò)共同的開(kāi)關(guān)節(jié)點(diǎn)耦合在一起的兩個(gè)功率mos場(chǎng)效應(yīng)晶體管(fet)的功率塊；此組件也被稱為半橋。當(dāng)添加調(diào)節(jié)驅(qū)動(dòng)器和控制器時(shí)，該組件被稱為功率級(jí)或更常見(jiàn)地稱為同步降壓轉(zhuǎn)換器。在同步降壓轉(zhuǎn)換器中，控制fet芯片(也稱為高側(cè)開(kāi)關(guān))被連接在電源電壓vin與lc輸出濾波器之間，以及同步(sync)fet芯片(也稱為低側(cè)開(kāi)關(guān))被連接在lc輸出濾波器與接地電位之間?？刂苀et芯片與同步fet芯片的柵極被連接至包括用于轉(zhuǎn)換器和控制器的驅(qū)動(dòng)器的電路系統(tǒng)的半導(dǎo)體芯片；該芯片也被連接至接地電位。

對(duì)于當(dāng)今的許多功率開(kāi)關(guān)器件來(lái)說(shuō)，功率mosfet芯片以及驅(qū)動(dòng)器和控制器ic的芯片以水平并排的方式組裝為單個(gè)部件。通常每個(gè)芯片被附接至金屬引線框的矩形或方形焊盤(pán)，并且焊盤(pán)被引線包圍作為輸出端子。在其他功率開(kāi)關(guān)器件中，功率mosfet芯片以及驅(qū)動(dòng)器-控制器ic被水平并排組裝在單個(gè)引線框焊盤(pán)上，該引線框焊盤(pán)繼而被引線四面包圍充當(dāng)器件輸出端子。該引線往往以無(wú)懸臂延伸的形式成形，并且以四方扁平無(wú)引線(qfn)或小外形無(wú)引線(son)器件的方式排列。從芯片至引線的電連接可由鍵合線提供，該鍵合線的長(zhǎng)度和阻抗將明顯的寄生電感引入功率電路中。在一些最近引進(jìn)的先進(jìn)組裝中，夾具代替許多連接線。這些夾具是寬的并引入最小的寄生電感，但是比鍵合線更昂貴并且需要更復(fù)雜的組裝工藝。每個(gè)組件通常被封裝在塑料包封中，并且封裝后的部件被用作電源系統(tǒng)的板組件的分立構(gòu)建塊。

在其他最近引入的方案中，控制fet芯片和同步fet芯片被垂直組裝為一個(gè)在另一個(gè)上面的疊堆，其中(兩個(gè)芯片之中的)物理面積更大的芯片被附接至引線框焊盤(pán)，并且其中芯片提供至開(kāi)關(guān)節(jié)點(diǎn)和疊堆頂部的連接。與物理尺寸無(wú)關(guān)，由于占空比和傳導(dǎo)損失的考慮，同步fet芯片需要比控制fet芯片的有效面積更大的有效面積。當(dāng)同步芯片和控制芯片兩者被組裝為源極向下時(shí)，更大的(物理面積和有效面積兩者)同步芯片被組裝在引線框焊盤(pán)上，以及更小的(物理面積和有效面積兩者)控制芯片使其源極連結(jié)至同步芯片的漏極，從而形成開(kāi)關(guān)節(jié)點(diǎn)，并且至輸入電源vin的漏極；夾具被連接至兩個(gè)芯片之間的開(kāi)關(guān)節(jié)點(diǎn)。焊盤(pán)處于接地電位并用作可操作地生成的熱量的擴(kuò)散器；疊堆頂部的細(xì)長(zhǎng)夾具被連結(jié)至輸入電源vin。

技術(shù)實(shí)現(xiàn)要素：

在所述示例中，電子系統(tǒng)包括單晶半導(dǎo)體的第一芯片，其包括嵌入在單晶半導(dǎo)體的第二芯片中的第一電子器件，該第二芯片成形為具有通過(guò)脊部確定邊界的板坯的容器，并包括第二電子器件。嵌套芯片被組裝在低級(jí)硅的容器中，該容器成形為通過(guò)保持壁確定邊界的板坯并包括導(dǎo)電跡線和端子。第一電子器件通過(guò)將第一芯片附接至第二芯片的板坯上而連接至第二電子器件。第一電子器件和第二電子器件通過(guò)將第二芯片嵌入在容器中而連接至該容器。嵌套的第一芯片和第二芯片作為電子系統(tǒng)起作用，并且該容器作為該系統(tǒng)的封裝起作用。對(duì)于作為場(chǎng)效應(yīng)晶體管的第一器件和第二器件，該系統(tǒng)為功率塊。

附圖說(shuō)明

圖1示出包括具有倒裝附接至硅封裝并嵌入在該硅封裝中的堆疊硅mos場(chǎng)效應(yīng)晶體管(fet)的功率塊的實(shí)施例的透視圖。

圖2示出沿線a-a的圖1的組裝系統(tǒng)的橫截面。

圖3描繪具有所附接和嵌入的功率塊的堆疊mosfet芯片的低級(jí)硅(l-g-si)晶片的一部分的橫截面。

圖4示出蝕刻和金屬化適合組裝用于功率塊的堆疊芯片的凹部后的l-g-si晶片的部位的透視圖。

圖5a示出用于組裝功率塊的mosfet芯片的金屬端子的透視圖。

圖5b描繪在蝕刻凹部和沉積并圖案化與圖5a的芯片fet端子匹配的金屬層之后的l-g-si晶片的部位的透視圖。

圖6示出在將具有端子的fet制造到芯片中之前具有蝕刻到一個(gè)芯片側(cè)中的凹部的單晶硅芯片的透視圖。

圖7示出具有倒裝附接至起封裝作用的l-g-si板坯(slab)并嵌入在該板坯中的堆疊硅mosfet的組裝功率塊的透視圖。

圖8描繪具有堆疊的mosfet與相鄰的驅(qū)動(dòng)器-控制器芯片的組裝功率轉(zhuǎn)換器的透視圖，該堆疊的mosfet與相鄰的驅(qū)動(dòng)器-控制器芯片被嵌入在蝕刻到起封裝作用的l-g-si板坯中的凹部中。

圖9為用于制造具有嵌入在硅封裝中的堆疊部件芯片的電子系統(tǒng)的方法的流程圖。

具體實(shí)施方式

示例實(shí)施例關(guān)于以下方面顯著改善半導(dǎo)體晶體管器件、功率塊和功率轉(zhuǎn)換器：減小寄生電阻和電感、改善熱性能和速度、增強(qiáng)在潮濕和溫度變化環(huán)境中的工作可靠性并降低制造成本。在半導(dǎo)體芯片被組裝在金屬載體上并封裝在塑料包封中的傳統(tǒng)復(fù)合材料封裝組合具有各種不同熱膨脹系數(shù)的材料，從而導(dǎo)致熱機(jī)械應(yīng)力的傾向，并且需要漫長(zhǎng)、耗時(shí)和昂貴的制造流程。

市場(chǎng)趨勢(shì)(特別是針對(duì)汽車和手持應(yīng)用)需要小型化的半導(dǎo)體產(chǎn)品。例如，該趨勢(shì)有利于dc-dc轉(zhuǎn)換器的結(jié)構(gòu)，其半導(dǎo)體芯片彼此被堆疊在頂部上以節(jié)省寶貴的占用面積(realestate)，而不是并排組裝。

半導(dǎo)體封裝的材料和成本問(wèn)題通過(guò)封裝的結(jié)構(gòu)概念和制造流程解決，它采用常規(guī)半導(dǎo)體晶片制造的批量生產(chǎn)和受控工藝并使其并行化。新的封裝基于使用從晶片切割的硅板坯，該晶片由低級(jí)硅并因此由低成本硅構(gòu)成，諸如從回收、未精制和未摻雜的硅獲得的低級(jí)硅。當(dāng)以晶片形式處理時(shí)，板坯獲得適合組裝單晶器件芯片的凹部，并且它可以充當(dāng)載體以及最終封裝。

新的封裝概念消除了引線框、鍵合線、金屬夾具、焊料球和塑料、陶瓷以及金屬殼體。相反，制造工藝使用成熟的前端技術(shù)，諸如蝕刻半導(dǎo)體、金屬和絕緣體，沉積金屬層、絕緣體層和鈍化層，生長(zhǎng)絕緣層以及通過(guò)光刻技術(shù)圖案化。

而且，對(duì)于在沒(méi)有夾具的情況下堆疊芯片，組裝問(wèn)題通過(guò)具有完成的晶體管或電路的芯片的概念和制造流程解決，該概念和制造流程包括將凹部蝕刻到完成芯片中，該完成芯片具有用于將較小的芯片嵌入到該凹部中的輪廓和深度。

所得的器件不經(jīng)受不匹配的熱膨脹系數(shù)，而是允許最小化的熱機(jī)械應(yīng)力。此外，寄生電阻和電感減小，因?yàn)榫€鍵合和夾具被去除。新器件的導(dǎo)熱率(并因此電氣性能)通過(guò)將成品器件的芯片直接附接至電路板上而增強(qiáng)。而且，所得的功率塊和功率轉(zhuǎn)換器(具有堆疊和嵌入式芯片)允許在x維、y維和z維上的同時(shí)器件小型化。

圖1示出系統(tǒng)100作為示例實(shí)施例，其包括功率塊110，該功率塊110嵌入到包括板坯130和脊部或保持壁131的低級(jí)硅(l-g-si)的容器中并附接至該容器。容器展現(xiàn)出系統(tǒng)的某些端子并還作為系統(tǒng)封裝起作用。圖2示出沿線a-a的通過(guò)功率塊101的橫截面。該橫截面示出晶體管芯片的附接以及金屬和絕緣體的層順序。圖3描繪在完成組裝后但在將低級(jí)硅的晶片切割成分立封裝系統(tǒng)之前的通過(guò)多個(gè)封裝系統(tǒng)的橫截面。

參考圖1的示例，板坯130具有平坦表面135并由低級(jí)硅(l-g-si)制成，該低級(jí)硅選自包括(但不限于)回收硅、粗硅、未摻雜硅、多晶硅、本征多晶硅、低摻雜n型多晶硅和低摻雜p型多晶硅的組。在其他實(shí)施例中，該l-g-si材料可重?fù)诫s以獲得低電阻率。在圖1的示例中，板坯130的厚度130a為～300μm，長(zhǎng)度130b為～5.8mm，以及寬度130c為～3.7mm。厚度130a在本文中稱為第一厚度。l-g-si板坯的材料被暴露在該板坯的邊緣131a。圖1所示的板坯頂部適當(dāng)?shù)赜傻谝唤^緣層133構(gòu)成，該第一絕緣層133確定第一平面191。絕緣層的部分被暴露在特定的位置，而其他部分被金屬層覆蓋，該金屬層被配置為系統(tǒng)100的端子120(例如，功率塊的開(kāi)關(guān)節(jié)點(diǎn))、端子121(例如，高側(cè)fet的柵極)和端子122(例如，被連結(jié)至輸入電源vin的高側(cè)fet的漏極)。板坯的絕緣表面在本文中被稱為第一表面130d，其在第一平面191中。

如圖1所示，板坯130被配置為在平面191中具有頂表面130d的一組升高脊部131，使得該脊部構(gòu)造成凹部的框架。在圖1中，系統(tǒng)具有兩個(gè)平行的脊部。在其他實(shí)施例中，該系統(tǒng)可具有更多的脊部。凹部包括在第二平面191中具有表面134的凹陷中心區(qū)域。表面134被第二絕緣層136覆蓋。中心區(qū)域適合容納至少半導(dǎo)體芯片102。另一實(shí)施例如圖8所示，其中，中心區(qū)域適合容納多于一個(gè)芯片。圖1示出在第二平面192中的中心區(qū)域的表面，該第二平面192與第一平面191隔開(kāi)凹陷深度132a，該凹陷深度在本文中被稱為第一深度。優(yōu)選地，第一深度132a等于芯片厚度102a和用于將芯片102附接至凹陷中心區(qū)域的粘合材料的厚度之和。在圖1的示例中，第一深度132a可為～64μm。如后面的附圖所描繪，該中心區(qū)域被圖案化金屬層覆蓋，該圖案化金屬層被配置為器件端子諸如晶體管端子的附接焊盤(pán)。如圖2和圖3所示，中心區(qū)域的焊盤(pán)分為內(nèi)部組和外圍組。

圖1中可見(jiàn)的功率塊110的部分為半導(dǎo)體芯片102，其在本文中被稱為第二芯片(第一芯片101如圖2和圖3所示)。在圖1的示例中，芯片102由重?fù)诫s的單晶硅制成，其允許直接接觸往往稱為背面金屬的金屬層。摻雜硅由本征硅的外延層頂出，該本征硅的外延層包括用作功率塊的低側(cè)晶體管的漏極向下mos場(chǎng)效應(yīng)晶體管(fet)，并且在本文中被稱為第二半導(dǎo)體芯片。芯片102具有厚度102a，諸如～50μm，其在本文中被稱為第三厚度。第三厚度102a小于第一厚度130a，但大于第二厚度101a(其在圖2和圖3中被描繪為第一半導(dǎo)體芯片101的厚度)。芯片102具有平坦側(cè)102d(圖1)，其在本文中被稱為第三側(cè)。

圖1的示例mosfet在遠(yuǎn)離板坯130的第三側(cè)上具有其源極端子140和柵極端子141。源極端子140被電連結(jié)至接地電位。在其他示例中，半導(dǎo)體芯片可由硅鍺、砷化鎵、氮化鎵或用作半導(dǎo)體器件材料的其他iii-v和ii-vi族化合物制成。在其他fet實(shí)施例中，漏極端子可背離板坯。在其他實(shí)施例中，晶體管可為雙極型晶體管，該晶體管具有背離板坯的集電極觸點(diǎn)；或者該雙極型晶體管可具有背離該板坯的發(fā)射極端子。

因?yàn)閳D2示出沿圖1中線a-a截取的系統(tǒng)100的橫截面，因此并不表示板坯130的脊部。相反，圖2示出板坯的平坦表面135和凹陷中心區(qū)域的平坦表面134，平坦表面134處于第二平面192中。圖2另外顯示第一半導(dǎo)體芯片101和第二半導(dǎo)體芯片102，第二芯片102可大于第一芯片101。這兩個(gè)芯片由單晶半導(dǎo)體材料(諸如硅)制成。對(duì)于第二芯片102，圖2指示平坦側(cè)102d，其在本文中被稱為第三側(cè)。圖2另外示出芯片102具有被輪廓化的第四側(cè)102b。第四側(cè)102b的輪廓被配置為在第三平面193中具有表面的一組脊部103；脊部103構(gòu)造成凹部的框架。在圖2中，芯片102具有兩個(gè)平行的脊部。在其他實(shí)施例中，芯片102可具有更多的脊部。凹部包括在平行于平面193的第四平面194中具有表面102c的凹陷平坦中心區(qū)域。該中心區(qū)域適合于容納第一芯片101，其從而被嵌入在第二芯片102中。圖1示出第四平面194與第三平面193隔開(kāi)小于第一深度132a的第二深度132b，且第四平面194適合容納第一芯片101的厚度，該第一芯片101具有其金屬層和附接材料層。

圖2指示包括芯片102的表面102c的第四側(cè)102b被金屬層221均勻覆蓋，該金屬層221有時(shí)也被稱為背面金屬。優(yōu)選地，層221包括用于粘合至半導(dǎo)體晶體的難熔金屬層(諸如鈦或鎢)，接著是鎳層和貴金屬的最外層(諸如銀、鈀或金)。在一些產(chǎn)品中，難熔金屬層被省略。芯片102的第三側(cè)102d部分也具有類似金屬選擇，諸如鈦、鎳和銀或僅是鎳和金的堆疊層序列。堆疊的金屬層被圖案化為焊盤(pán)222和223。

在圖2的示例實(shí)施例中，芯片102包括用作功率塊的低側(cè)fet的場(chǎng)效應(yīng)晶體管(fet)。如上所述，芯片102的塊狀(bulk)單晶硅被重?fù)诫s并與所謂的背面金屬層221有很好的接觸。在圖2的這個(gè)示例中，具有金屬層221的金屬化第四芯片側(cè)102b用作被電連結(jié)至開(kāi)關(guān)節(jié)點(diǎn)的低側(cè)fet的漏極端子，焊盤(pán)222為電連結(jié)至接地電位的源極端子，以及焊盤(pán)223為低側(cè)fet的柵極端子。如圖2所示，芯片102的第四芯片側(cè)102b包括脊部和中心區(qū)域，該中心區(qū)域相對(duì)于脊部被凹陷。

基于其較小的尺寸和厚度，第一芯片101被嵌入在第二芯片102的凹部中。如上所述，第一芯片101由單晶半導(dǎo)體材料諸如硅制成。與第二芯片102相反，第一芯片101的第一側(cè)101d和第二側(cè)101b兩者是平坦的。第一芯片101具有厚度101a，其小于第二深度132b，使得第一芯片101(連同其金屬層和附接層)可以嵌入在第二芯片102的凹陷中心區(qū)域中。

在圖2的示例實(shí)施例中，芯片101包括場(chǎng)效應(yīng)晶體管(fet)，其用作功率塊的高側(cè)fet，并且在第一芯片側(cè)和第二芯片側(cè)上具有端子。在該示例中，第一芯片側(cè)101d的金屬焊盤(pán)211用作被電連結(jié)至輸入電源vin的高側(cè)fet的漏極端子，以及焊盤(pán)213為高側(cè)fet的柵極端子。

如圖2所示，板坯130的l-g-si材料被絕緣層136(優(yōu)選地為熱生長(zhǎng)二氧化硅)覆蓋。在一些地方，絕緣層具有增加的厚度，其是下面工藝流程所論述的金屬層圖案化的次生效應(yīng)。繼而，絕緣層136被金屬層覆蓋。一個(gè)金屬層可能是足夠的，但圖2示出了金屬層序列的優(yōu)選方法。第一層231由難熔金屬諸如鈦制成，接著是復(fù)合層諸如氮化鈦?？商鎿Q選擇包括鎢、鈦鎢或另一種難熔金屬的層。難熔金屬牢固地粘附至絕緣層136。然后，將鋁層232沉積到難熔金屬層上；層232優(yōu)選地厚于層231。對(duì)于一些應(yīng)用，優(yōu)選在頂部或鋁層232上沉積鎳層和薄金層(兩層在圖2中標(biāo)明為233)，以方便附接晶體管端子。

在板坯130的凹陷中心區(qū)域中圖案化金屬層231和232(以及可選的233)。圖案化的結(jié)果是將多個(gè)焊盤(pán)分成內(nèi)部組和外圍組。內(nèi)部組的焊盤(pán)與第一芯片101的晶體管端子匹配，以及外圍組的焊盤(pán)與第二芯片102的脊部的端子匹配。對(duì)于圖2的第一芯片101，內(nèi)部組的圖案化金屬焊盤(pán)包括高側(cè)fet的漏極端子241和柵極端子243。對(duì)于圖2的第二芯片102，外圍組的圖案化金屬焊盤(pán)包括功率塊的開(kāi)關(guān)節(jié)點(diǎn)端子242，其組合了高側(cè)fet的源極端子和低側(cè)fet的漏極端子。

圖3描繪在每個(gè)板坯部位中完成組裝第一fet芯片和第二fet芯片之后具有多個(gè)板坯部位的l-g-si晶片330的一部分。如圖3所示，對(duì)于每個(gè)板坯部位，該組件包括嵌入在第二芯片102的凹部中的第一芯片101，并繼而包括嵌入在相應(yīng)板坯的凹部中的第二芯片。第二芯片102作為容器形成，該容器包括由脊部103確定邊界的板坯104。嵌入的位置意味著第二芯片102的第四側(cè)的金屬化凹陷中心區(qū)域被附接至第一芯片的第二側(cè)上的端子，并且第二芯片的金屬化脊部被附接至中心l-g-si區(qū)域的外圍組的焊盤(pán)，因此在第二芯片的第三側(cè)上的晶體管端子與在相應(yīng)l-g-si板坯的脊部上的金屬層共面。在圖3中，共面平面被標(biāo)明為191；它在本文中被稱為第一平面。

在圖3中，用于分離板坯部位的通過(guò)晶片的切割線被標(biāo)記為340。在形成單獨(dú)的(singulate)之后，分立系統(tǒng)看起來(lái)像圖1中所描繪的系統(tǒng)100。當(dāng)系統(tǒng)100連接至電路板時(shí)，金屬層222(作為源極端子140)和金屬層223(作為柵極端子141)準(zhǔn)備附接至外部部件。

另一實(shí)施例為制造適合作為器件封裝的由保持壁確定邊界的半導(dǎo)體板坯的方法，以及制造使用硅板坯作為半導(dǎo)體器件封裝的封裝電子系統(tǒng)的方法。某些工藝總結(jié)在圖4、圖5a、圖5b、圖6和圖7中。在圖9的流程圖中，介紹了用于制造具有嵌入在硅封裝中的堆疊芯片的電子系統(tǒng)的工藝流程。制造半導(dǎo)體板坯的工藝流程通過(guò)提供低級(jí)硅(l-g-si)的晶片開(kāi)始，其包括多個(gè)板坯部位(工藝901)。該晶片具有兩個(gè)平行的平坦表面，其中一個(gè)表面被稱為第一表面。優(yōu)選的晶片直徑為300mm，但可使用較小的直徑；第一表面的平面被稱為第一平面191。優(yōu)選地，最終晶片(切片之前)具有～300μm的厚度130a(稱為第一厚度)。然而，前面的工藝步驟可使用較厚的晶片并通過(guò)背面研磨獲得最終厚度而執(zhí)行。因此，圖3的標(biāo)示110旨在指示大于130a的此晶片厚度。l-g-si可選自包括回收硅、粗硅、未摻雜硅、多晶硅和本征多晶硅的組。對(duì)于具有與板坯隔離的晶體管端子的器件，l-g-si材料也可包括低摻雜的n型多晶硅和低摻雜的p型多晶硅。相比之下，對(duì)于具有短接至板坯的晶體管端子的器件，該l-g-si材料也可包括低電阻率的n型多晶硅和低電阻率的p型多晶硅。

在接下來(lái)的l-g-si選擇工藝中，第一絕緣層133在晶片的第一表面上形成(工藝902)；該層覆蓋所有板坯部位。形成絕緣表面層的優(yōu)選技術(shù)是對(duì)硅進(jìn)行熱氧化?？商鎿Q技術(shù)包括沉積二氧化硅、氮化硅、碳化硅層或它們的組合，以及沉積與硅化合物不同的絕緣化合物。

然后，第一絕緣層從每個(gè)板坯部位的中心部分去除以暴露在下面的l-g-si，而保留在外圍部位部分上的未被去除的第一絕緣層133以形成構(gòu)成每個(gè)中心部分的框架的脊部(工藝903)。脊部有時(shí)被稱為確定該中心部分邊界的保持壁或邊沿。

在接下來(lái)的工藝(工藝904)中，對(duì)每個(gè)板坯部位的中心區(qū)域的暴露l-g-si蝕刻，諸如使用koh，以形成具有第二l-g-si表面的凹部，該第二l-g-si表面在從第一平面凹陷深度132a的第二平面192中具有平坦中心部分。圖4描繪在加工狀態(tài)下的單獨(dú)板坯部位，其總結(jié)了上述參考制造工藝的結(jié)果；所描繪的部位為更大晶片的整體部分，如虛線所指示。

對(duì)于圖4中的分立板坯部位，凹部具有通過(guò)兩個(gè)平行脊部確定邊界的矩形配置。對(duì)于其他器件，可使用凹部和脊部的其他配置。通過(guò)蝕刻工藝形成的凹部也形成了在第一平面191和第二平面192之間的l-g-si的臺(tái)階(step)。優(yōu)選地，該臺(tái)階傾斜小于90°。更優(yōu)選地，該臺(tái)階在第一l-g-si表面和第二l-g-si表面之間形成緩坡401，使得可以容易在斜坡401上沉積不間斷的金屬層。

在產(chǎn)生圖2的封裝晶體管器件的工藝流程中，流程通過(guò)提供未摻雜或弱摻雜l-g-si的晶片開(kāi)始，其包括多個(gè)板坯部位210。每個(gè)部位被配置成具有在第一平面290中的頂部的脊部和由脊部為其構(gòu)造框架的凹部。該凹部包括在與第一平面隔開(kāi)深度112的第二平面291中的凹陷中心區(qū)域。第二絕緣層136在第二硅表面上形成；層136覆蓋所有板坯部位(工藝905)。其他技術(shù)是可能的，但優(yōu)選第二絕緣層是熱生長(zhǎng)的，使得第二層136的二氧化硅與第一層133的殘留二氧化硅合并。

接下來(lái)，將至少一個(gè)金屬層231沉積到第二絕緣層136上，從而覆蓋所有板坯部位(工藝906)。優(yōu)選地，首先選擇難熔金屬諸如鈦的層，接著是化合物層諸如氮化鈦。可替換選擇包括鎢、鈦鎢或另一種難熔金屬的層。難熔金屬牢固地粘附至絕緣層136。然后，將鋁層232沉積到難熔金屬層上。層232優(yōu)選地厚于層231。對(duì)于一些應(yīng)用，優(yōu)選在頂部或鋁層232上沉積鎳層和薄金層(兩層在圖2中標(biāo)明為233)，以方便附接晶體管端子。

接下來(lái)，金屬層231和232(以及233)在每個(gè)板坯部位被圖案化(工藝907)。圖4給出了分立板坯的圖案化金屬焊盤(pán)的總覽。在脊部上，形成系統(tǒng)端子。在中心部位部分中，形成晶體管端子(或其他器件端子)的焊盤(pán)，它們被分組為內(nèi)部組和外圍組。

在如圖4所示的示例的脊部上，金屬層120被指定為功率塊的開(kāi)關(guān)節(jié)點(diǎn)的系統(tǒng)端子；金屬層121將為高側(cè)fet的柵極的端子；以及層122將為被連結(jié)至系統(tǒng)的輸入電源vin的高側(cè)fet的漏極的系統(tǒng)端子。在圖4的示例的中心部位部分中，圖案化的結(jié)果是將多個(gè)焊盤(pán)分為匹配晶體管的端子的內(nèi)部組和外圍組。內(nèi)部組的焊盤(pán)包括高側(cè)fet的漏極端子211(終結(jié)為脊部上的端子122)的焊盤(pán)411和高側(cè)fet的柵極端子213(終結(jié)為脊部上的端子121)的焊盤(pán)413。外圍組的焊盤(pán)包括開(kāi)關(guān)節(jié)點(diǎn)端子(終結(jié)為脊部上的端子120)的焊盤(pán)420。

在圖案化之后，將鈍化材料諸如氮化硅的層205沉積到圖案化金屬層上，從而覆蓋所有板坯部位(工藝908)。然后在每個(gè)板坯部位從脊部上的端子和從中心部分中的焊盤(pán)去除鈍化層237，從而暴露在下面的金屬。相比之下，在斜坡上和焊盤(pán)之間的鈍化材料保持未被去除。

在接下來(lái)的工藝909中，第一半導(dǎo)體芯片101具有平坦第一側(cè)101b和相對(duì)的平坦第二側(cè)101d，以及小于l-g-si板坯的第一厚度130a的第二厚度101a。第一芯片可包括具有在第一芯片側(cè)和第二芯片側(cè)上的端子的晶體管。對(duì)于圖5a的示例，芯片的形狀為六面體并由單晶硅制成。該芯片可包括在第一芯片側(cè)上具有源極端子以及在相對(duì)的第二芯片側(cè)上的漏極端子211和柵極端子213的fet。對(duì)于其他系統(tǒng)，芯片101可包括雙極型晶體管，或其可具有不同的端子分布，或者芯片101可由砷化鎵、氮化鎵或任何其他半導(dǎo)體單晶化合物制成。

接下來(lái)，第一芯片101的第一側(cè)的端子被附接至l-g-si晶片的每個(gè)板坯130的中心區(qū)域的內(nèi)部組的相應(yīng)焊盤(pán)(工藝910)。優(yōu)選的附接材料為導(dǎo)電膠，其包括粘合劑高分子化合物。圖5b描繪在附接之后的示例板坯部位，其形成在圖5b中被標(biāo)明為500的子組件。在該子組件中，第一芯片的第二側(cè)的端子212面向第一平面191。在圖5b的例子中，端子212表示第一芯片的fet的源極端子。

在接下來(lái)的工藝911中，如圖6所示，第二半導(dǎo)體芯片102具有平坦第三側(cè)102d和相對(duì)的輪廓化第四側(cè)102b，以及小于第一厚度但大于第二厚度101a的第三厚度102a。第四側(cè)102b被配置為脊部或保持壁，其在第三平面193中構(gòu)造為包括在平行第四平面194中的平坦中心區(qū)域的凹部的框架，平行第四平面194從第三平面凹陷第二深度132b。第二深度132b被配置為小于板坯的第一深度132a，并適合容納第一芯片101。

第二芯片102由單晶半導(dǎo)體制成，該單晶半導(dǎo)體往往是重?fù)诫s的硅，并且與覆蓋第四側(cè)102b的均勻金屬層接觸良好。而且，芯片102包括適合形成有源器件，諸如fet或雙極型晶體管的外延層。在圖6的示例中，晶體管為具有在第三側(cè)102d上的源極端子222和柵極端子223以及在第四側(cè)102b上的漏極端子的fet。

圖7示出具有圖5b的子組件500的第二芯片102的組裝(工藝912)。在此工藝中，第二芯片102的第四側(cè)102b的金屬化凹陷中心區(qū)域被附接至相應(yīng)第一芯片101的第二側(cè)101b上的端子，以及第二芯片102的金屬化脊部被附接至中心l-g-si區(qū)域的相應(yīng)外圍組的焊盤(pán)。在此組裝工藝中，在第二芯片的第三側(cè)102d上的晶體管端子222和223變成與相應(yīng)l-g-si板坯130的脊部上的端子120、121和122共面。所有附接工藝優(yōu)選地使用粘合劑聚合物化合物的導(dǎo)電膠執(zhí)行；可替換地，它們可使用無(wú)鉛焊料執(zhí)行。所有系統(tǒng)端子的共面性便于將系統(tǒng)組裝到外板上。

在芯片已被組裝在晶片的部位的凹部中之后，l-g-si晶片被鋸切或激光切割為形成單獨(dú)的系統(tǒng)，如圖1所示(工藝913)。

具有嵌入在硅封裝中的堆疊半導(dǎo)體芯片的電子系統(tǒng)提供了眾多的技術(shù)優(yōu)勢(shì)。與傳統(tǒng)系統(tǒng)相比，多個(gè)部件被去除，所有這些部件是昂貴的、在制造中勞動(dòng)密集型的，以及在電氣參數(shù)中為寄生的，諸如：鍵合線、連接夾具、金屬引線框、塑料成型化合物和具有鉛的焊料。通過(guò)至殼體、至頂部、至環(huán)境和散熱器的低θ參數(shù)，大大改善了熱性能?；钚怨鑼?duì)封裝的比率為高，并且整個(gè)系統(tǒng)的厚度可以保持非常薄(～0.3mm至～0.5mm)。芯片和封裝的熱膨脹系數(shù)之間的差異被最小化或消除；從而最小化熱機(jī)械應(yīng)力。

其他實(shí)施例為電子系統(tǒng)，諸如dc-dc功率轉(zhuǎn)換器，其往往被稱為同步降壓轉(zhuǎn)換器。圖8中描繪的示例轉(zhuǎn)換器包括兩個(gè)fet芯片的垂直疊堆(其彼此嵌入)，以及被組裝在形成為具有保持壁的板坯的l-g-si容器上的相鄰驅(qū)動(dòng)器和控制器芯片。該示例系統(tǒng)具有5.0mm的長(zhǎng)度801，3.0mm的寬度802，和0.45mm的高度803。驅(qū)動(dòng)器和控制器芯片810的所有金屬端子和硅背面810a是共面的；共用平面被標(biāo)明為191。通過(guò)采用和擴(kuò)展在圖1和圖7中的標(biāo)示，圖8示出具有嵌入式fet和附接至板坯130的倒裝驅(qū)動(dòng)器和控制器芯片810的功率塊110。在圖8的示例中，金屬層222為低側(cè)fet(同步fet)的源極端子，層223為低側(cè)fet(同步fet)的柵極端子，金屬層122為電連結(jié)至輸入電源vin的高側(cè)fet的漏極端子，層121為高側(cè)fet的柵極端子，層120為開(kāi)關(guān)節(jié)點(diǎn)的端子，以及金屬層811、812、813、814、815和816為倒裝芯片810的集成驅(qū)動(dòng)器和控制器電路的輸出引腳。暴露的硅表面810a可被金屬化以方便附接至外部板。

在權(quán)利要求的范圍內(nèi)，所述實(shí)施例的修改是可能的，并且其他實(shí)施例也是可能的。例如，示例實(shí)施例適用于場(chǎng)效應(yīng)晶體管，并且也適用于其他合適的功率晶體管、雙極型晶體管、絕緣柵晶體管、晶閘管等。

作為另一示例，功率轉(zhuǎn)換器的結(jié)構(gòu)和制造方法的上述考慮適用于調(diào)節(jié)器、多輸出功率轉(zhuǎn)換器、具有感測(cè)端子的應(yīng)用以及具有開(kāi)爾文端子的應(yīng)用等。

作為另一示例，通過(guò)在器件附接至板之后使用l-g-si的空白背面，使該背面可以優(yōu)選地連接到散熱器，封裝晶體管和轉(zhuǎn)換器的高電流能力可以進(jìn)一步擴(kuò)展，并且效率進(jìn)一步增強(qiáng)。在此配置中，該器件可以將其熱量散發(fā)到板和散熱器中。