本發(fā)明是有關于半導體裝置，特別是有關于具有細密間距重分布層(redistribution layer,RDL)的半導體裝置的晶圓級封裝(wafer-level packaging,WLP)及其制作方法。

背景技術：

半導體封裝領域中所熟知的扇出晶圓級封裝(FOWLP)，是通過位于基底上的重分布層(RDL)，例如位于具有穿硅通孔(TSV)的基底，將原本半導體晶粒的接墊重新布線分配至一較大的區(qū)域。

重分布層是在晶圓表面上形成介電層與金屬導線的疊層，將芯片原本的輸入/輸出(I/O)接墊重新布線分配至一個間距較寬松的布局范圍。上述重布線的制作通常使用薄膜聚合物，例如苯并環(huán)丁稀(benzocyclobutene,BCB)、聚亞酰胺(polyimind,PI)，或其他有機聚合物作為介電層材料，再以金屬化工藝，例如鋁或銅，形成金屬導線，將芯片周圍的接墊重新布線分配成陣列狀連接墊。

晶圓級封裝工藝中，通常會在晶圓及安裝在晶圓上的芯片表面覆蓋一相對較厚的模塑料。此模塑料與集成電路基底的熱膨脹系數(CTE)差異，易導致封裝翹曲變形，也使得封裝整體的厚度增加。晶圓翹曲一直是本技術領域關注的問題。

晶圓翹曲使芯片與晶圓間的接合不易維持，易導致“芯片對晶圓接合”(chip to wafer)的組裝失敗。翹曲問題在大尺寸晶圓上更是明顯，特別是對于具有小間距重分布層的晶圓級半導體封裝制，問題更為嚴重。因此，本技術領域仍需要一個改良的晶圓級封裝方法，可以解決上述先前技術的問題。

技術實現要素：

本發(fā)明主要目的在提供一種改良的半導體裝置，可實現細密間距重分布層，并且避免上述先前技術的翹曲問題。

根據本發(fā)明實施例，提供一種半導體裝置，包含一芯片，具有一有源面以及一相對于所述有源面的背面；一模塑料，覆蓋并包覆所述芯片；以及一重分布層，設于所述有源面以及所述模塑料上，其中所述重分布層是與所述芯片電連接，所述重分布層包含至少一有機介電層以及一無機介電硬掩膜層，設于所述有機介電層上，其中所述重分布層還包含一金屬結構，設于所述有機介電層以及所述無機介電硬掩膜層中。

毋庸置疑的，本領域的技術人士讀完接下來本發(fā)明優(yōu)選實施例的詳細說明與附圖后，均可了解本發(fā)明的目的。

附圖說明

圖1至圖10為依據本發(fā)明一實施例所繪示的制作一具有細密間距重分布層的晶圓級封裝的方法示意圖。

其中，附圖標記說明如下：

1 晶圓級封裝

10 晶粒

20 模塑料

30 重分布層

102 凸塊

301 載板

302 黏著層

311 有機介電層

311' 圖案化的有機介電層

311a 開口

312 無機介電硬掩膜層

312' 圖案化硬掩膜

312a 開口

320 光刻膠圖案

320a 開口

330 金屬結構

410 多層介電堆疊結構

411 有機介電層

412 無機介電硬掩膜層

413 有機介電層

414 無機介電硬掩膜層

430 金屬結構

431 金屬導線結構

432 金屬介層插塞結構

502 金屬層

504 錫球

M1 第一金屬層

M2 第二金屬層

V1 金屬介層插塞結構

具體實施方式

接下來的詳細說明及敘述，參照相關附圖所示內容，共同用來說明可依據本發(fā)明而具體實行的實施例。這些實施例已提供足夠的細節(jié)，使本技術領域中的技術人員能充分了解并具體實行本發(fā)明。在不悖離本發(fā)明的范圍內，可做結構、邏輯和電性上的修改，而應用在其他實施例上。

因此，接下來的詳細說明并非用來對本發(fā)明加以限制。本發(fā)明涵蓋的范圍由其權利要求界定。與本發(fā)明權利要求具同等意義者，也應屬本發(fā)明涵蓋的范圍。

本發(fā)實施例所參照的附圖為示意圖，并未按比例繪制，且相同或類似的特征通常以相同的附圖標記說明。在本說明書中，“晶粒”、“半導體芯片”與“半導體晶?！本呦嗤?，可交替使用。

在本說明書中，“晶圓”與“基板”意指任何包含一暴露面，可依據本發(fā)明實施例所示在其上沉積材料，制作集成電路結構的結構物，例如重分布層。須了解的是“基板”包含半導體晶圓，但并不限于此。"基板"在工藝中也意指包含制作于其上的材料層的半導體結構物。

請參閱圖1至圖10，其為依據本發(fā)明一實施例所繪示的制作一具有細密間距重分布層的晶圓級封裝的方法示意圖。

如圖1所示，預備一載板301。載板301例如為可卸式基底材料。載板301上表面可以包含一黏著層302。在一實施例中，載板301可以是一玻璃基板，但是也可以是一晶圓、半導體、金屬、合成物、或其他具有合適表面特性及結構剛性的材料。在一實施例中，黏著層302可以是一膠帶，或者可以是以一旋涂工藝施加在載板301上的一膠層或環(huán)氧樹指。

如圖2所示，接著于黏著層302上形成至少一有機介電層311。根據本發(fā)明實施例，有機介電層311可以包含聚亞酰胺(polyimide,PI)、苯并環(huán)丁烯(benzocyclobutene,BCB)、聚苯惡唑(polybenzoxazole PBO)或其他有機絕緣材料。接著在有機介電層311上沉積一無機介電硬掩膜層312。根據本發(fā)明實施例，無機介電硬掩膜層312可以包含二氧化硅、氮化硅、氮氧化硅、碳化硅、磷硅玻璃、硼磷硅玻璃或其他無機材料，其相對于下方的有機介電層311具有高蝕刻選擇比。

接著，在無機介電硬掩膜層312上形成一光刻膠圖案320。光刻膠圖案320可以利用公知的光刻工藝形成，包括，但不限于，光刻膠涂布、烘烤、曝光、顯影等等步驟。光刻膠圖案320包括開口320a，其顯露出無機介電硬掩膜層312上預定被蝕刻的區(qū)域。

如圖3所示，接著進行一干蝕刻工藝，經由光刻膠圖案320的開口320a 蝕刻無機介電硬掩膜層312被顯露出來的區(qū)域，如此將光刻膠圖案320的線路圖案轉移至無機介電硬掩膜層312。接著，將剩下的光刻膠圖案320去除。此時，形成一圖案化硬掩膜312’。圖案化硬掩膜312’具有開口312a，顯露出有機介電層311上預定被蝕刻的區(qū)域。

如圖4所示，利用圖案化硬掩膜312’作為蝕刻掩膜，進行一干蝕刻工藝，經由開口312a蝕刻顯露出的有機介電層311上預定被蝕刻的區(qū)域，借此將圖案化硬掩膜312’中的線路圖案轉移至有機介電層311中。如圖4所示，在圖案化的有機介電層311’中形成開口311a。這些開口311a顯露出部分的黏著層302。

如圖5所示，接著在開口311a中形成金屬結構330。金屬結構330可以包含微細間距的介層插塞或金屬導線，但不限于此。舉例來說，要形成金屬結構330，可以先在開口311a中以及圖案化的有機介電層311’上沉積一導電材料，例如，氮化鈦、鈦、鎢、銅、鋁等等，再進行一拋光工藝，例如，化學機械研磨(CMP)工藝，去除開口311a以外多余的導電材料。在CMP工藝過程中，圖案化的有機介電層311’可以做為一研磨停止層。此時，即完成重分布層的第一金屬層(M1)。

如圖6所示，接著可選擇在重分布層的第一金屬層(M1)上形成一多層介電堆疊結構410，其中多層介電堆疊結構410，如同前面所說明，同樣包含交替層疊的有機介電材料及無機介電材料。舉例來說，多層介電疊結構410可以包含一有機介電層411，覆蓋在金屬結構330以及圖案化硬掩膜312’上，一無機介電硬掩膜層412，直接設于有機介電層411上，一有機介電層413，直接設于無機介電硬掩膜層412上，以及一無機介電硬掩膜層414，直接設于有機介電層413上。

形成多層介電堆疊結構410之后，可以重復圖2至圖5中所說明的步驟，于多層介電堆疊結構410中形成金屬結構430。例如，金屬結構430可以利用銅雙鑲嵌工藝，于有機介電層413及無機介電硬掩膜層414中形成一金屬導線結構431(第二金屬層或M2)，于有機介電層411及無機介電硬掩膜層412中形成一金屬介層插塞結構432(V1)，電連接金屬導線結構431與重分布層30的第一金屬層(M1)。應理解的是，重分布層30可以包含更多金屬層，例如，M3、M4，可以利用前面所述的相同方法制作。

如圖7所示，接著于重分布層30上安裝半導體芯片或晶粒10，如此構成一芯片至晶圓(chip-to-wafer,C2W)堆疊架構。舉例來說，半導體芯片或晶粒10可以利用公知的表面黏著技術而設置固定在重分布層30上，但不限于此。為了構成芯片與重分布層30之間的電連結，在芯片10下方可以設有多個凸塊102，例如，微凸塊(micro-bumps)或銅柱。之后，可選擇進行一熱工藝，使凸塊102回流焊。

如圖8所示，在完成芯片接合后，接著形成一模塑料20。模塑料20覆蓋并包覆芯片10，并覆蓋重分布層30的上表面。之后，可以對模塑料20進行一固化工藝。

根據本發(fā)明實施例，例如，模塑料20可以利用轉移成型模壓法，以熱固性樹脂化合物構成。當然，也可以利用其他方法形成模塑料20。在升高溫度下或室溫下呈液體的環(huán)氧樹脂及化合物亦可被采用。上述模塑料20是一絕緣材料，且可以是熱導體?？梢酝ㄟ^添加不同的填充材料，改善模塑料20的導熱性、剛性或黏著特性。

如圖9所示，在形成模塑料20，接著去除或剝除載板301以及黏著層302，藉此顯露出重分布層30的底面。

如圖10所示，接著進行一晶圓切割工藝，可以沿著晶圓上的切割道進行切割，分隔出個別的晶圓級封裝1。在重分布層30的底面上，可以繼續(xù)形成一絕緣層(圖未示)以及一金屬層502。然后在金屬層502上可以繼續(xù)形成焊錫凸塊或錫球504，以供后續(xù)連接使用。本領域技術人員應理解圖中所示剖面僅為例示說明。圖中某些介電層或鈍化層可能被省略。舉例來說，在某些實施例中，可以在無機介電硬掩膜層414上設置一鈍化層，并且在圖案化的有機介電層311’下方可以再設置一鈍化層。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。