本發(fā)明構(gòu)思的示例實施方式提供包括多個柵結(jié)構(gòu)的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。

背景技術(shù)：

響應(yīng)于對更小、更低功率的電子器件的需求，半導(dǎo)體器件正變得更高度集成。具有三維溝道結(jié)構(gòu)的鰭型場效應(yīng)晶體管(FinFET)已經(jīng)被發(fā)展，其可以減小短溝道效應(yīng)，短溝道效應(yīng)會隨著越來越高水平的器件集成而出現(xiàn)。此外，目前正在進(jìn)行對用于增大電荷載流子遷移率的技術(shù)的研究。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的示例實施方式提供包括多個柵結(jié)構(gòu)的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。

在本發(fā)明構(gòu)思的示例實施方式中，一種半導(dǎo)體器件包括：基板，具有第一區(qū)域和第二區(qū)域；多個第一柵結(jié)構(gòu)，在第一區(qū)域中，該多個第一柵結(jié)構(gòu)彼此間隔開第一距離；多個第二柵結(jié)構(gòu)，在第二區(qū)域中，該多個第二柵結(jié)構(gòu)彼此間隔開第二距離；多個第一間隔物，在相應(yīng)的第一柵結(jié)構(gòu)的側(cè)壁上；電介質(zhì)層，在相應(yīng)的第一間隔物的外側(cè)壁上；多個第二間隔物，在相應(yīng)的第二柵結(jié)構(gòu)的側(cè)壁上；以及多個第三間隔物，在相應(yīng)的第二間隔物的外側(cè)壁上。在該多個第一柵結(jié)構(gòu)中的第一個的側(cè)壁上的該多個第一間隔物中的第一個的第一厚度和電介質(zhì)層的第二厚度之和可以基本上等于在該多個第二柵結(jié)構(gòu)中的第一個的側(cè)壁上的該多個第二間隔物中的第一個的第三厚度和該多個第三間隔物中的第一個的第四厚度之和。

在一些示例實施方式中，該多個第一間隔物中的第一個的第一厚度可以基本上等于該多個第二間隔物中的第一個的第三厚度，電介質(zhì)層的第二厚度可以基本上等于該多個第三間隔物中的第一個的第四厚度。

在一些示例實施方式中，第一距離可以基本上等于第二距離，在電介質(zhì) 層的在相鄰的一對第一柵結(jié)構(gòu)的面對側(cè)壁上的部分之間的第一間距可以基本上等于在相鄰的一對所述第二柵結(jié)構(gòu)的面對側(cè)壁上的第三間隔物之間的第二間距。

在一些示例實施方式中，該半導(dǎo)體器件還可以包括在電介質(zhì)層的側(cè)壁和第三間隔物的側(cè)壁上的蝕刻停止層。蝕刻停止層的在相鄰的一對第一柵結(jié)構(gòu)的面對側(cè)壁上的部分之間的第三間距可以基本上等于蝕刻停止層的在相鄰的一對第二柵結(jié)構(gòu)的面對側(cè)壁上的部分之間的第四間距。

在一些示例實施方式中，該半導(dǎo)體器件還可以包括在第一方向上在所述第一區(qū)域中延伸以在下方交叉(cross under)該多個第一柵結(jié)構(gòu)的至少第一有源鰭。第一間隔物可以具有L形截面。

在一些示例實施方式中，該多個第一間隔物中的第一個可以具有相對于基板的上表面的平行部分和垂直部分。平行部分在第一方向上的長度可以基本上等于第一厚度和第二厚度之和。

在一些示例實施方式中，第一間隔物中的第一個的平行部分的長度可以大于第一厚度和第二厚度之和。

在一些示例實施方式中，該半導(dǎo)體器件還可以包括在第一柵結(jié)構(gòu)的相反兩側(cè)的多個第一嵌入源/漏區(qū)。電介質(zhì)層可以覆蓋第一嵌入源/漏區(qū)的上表面。

在一些示例實施方式中，第一嵌入源/漏區(qū)可以包括N型雜質(zhì)。

在一些示例實施方式中，第一嵌入源/漏區(qū)的上部可以包括未摻雜的硅。

在一些示例實施方式中，該半導(dǎo)體器件還可以包括在第一方向上在第二區(qū)域中延伸以在下方交叉該多個第二柵結(jié)構(gòu)的至少第二有源鰭。第二間隔物可以具有L形截面。

在一些示例實施方式中，該多個第二間隔物中的第一個可以具有相對于基板的上表面的平行部分和垂直部分。平行部分在第一方向上的長度可以大于第三厚度和第四厚度之和。

在一些示例實施方式中，第三間隔物可以具有L形截面。

在一些示例實施方式中，第一間隔物可以包括與第二間隔物基本上相同的材料。

在一些示例實施方式中，電介質(zhì)層可以包括與第三間隔物基本上相同的材料。

在一些示例實施方式中，該半導(dǎo)體器件還可以包括在第二柵結(jié)構(gòu)的相反 兩側(cè)的多個第二嵌入源/漏區(qū)。第二嵌入源/漏區(qū)可以包括用P型雜質(zhì)摻雜的硅鍺(SiGe)。

在一些示例實施方式中，第二嵌入源/漏區(qū)可以包括具有彼此不同的鍺(Ge)濃度的多個區(qū)域。

在本發(fā)明構(gòu)思的另一示例實施方式中，一種半導(dǎo)體器件包括：基板，具有第一區(qū)域和第二區(qū)域；在第一區(qū)域中的多個第一柵結(jié)構(gòu)，該多個第一柵結(jié)構(gòu)彼此間隔開第一距離；多個第一間隔物，在相應(yīng)的第一柵結(jié)構(gòu)的側(cè)壁上；多個第一嵌入源/漏區(qū)，在第一柵結(jié)構(gòu)的相反兩側(cè)；電介質(zhì)層，在第一間隔物的外側(cè)壁上和第一嵌入源/漏區(qū)的上表面上；在第二區(qū)域中的多個第二柵結(jié)構(gòu)，該多個第二柵結(jié)構(gòu)彼此間隔開第二距離；多個第二間隔物，在相應(yīng)的第二柵結(jié)構(gòu)的側(cè)壁上；多個第二間隔物，在相應(yīng)的第二柵結(jié)構(gòu)的側(cè)壁上；多個第三間隔物，在第二間隔物的外側(cè)壁上；以及多個第二嵌入源/漏區(qū)，在第二柵結(jié)構(gòu)的相反兩側(cè)。第一間隔物之一的第一厚度可以基本上等于第二間隔物之一的厚度，電介質(zhì)層的第二厚度可以基本上等于第三間隔物之一的厚度。

在一些示例實施方式中，第一距離可以基本上等于第二距離，電介質(zhì)層的在相鄰的一對第一柵結(jié)構(gòu)的面對側(cè)壁上的部分之間的第一間距可以基本上等于在相鄰的一對第二柵結(jié)構(gòu)的面對側(cè)壁上的第三間隔物之間的第二間距。

在一些示例實施方式中，第一至第三間隔物可以每個具有L形截面。

在本發(fā)明構(gòu)思的另一示例實施方式中，一種半導(dǎo)體器件包括：具有第一區(qū)域和第二區(qū)域的基板，第一區(qū)域包括多個第一有源鰭并且第二區(qū)域包括多個第二有源鰭；在第一區(qū)域中在上方交叉第一有源鰭的多個第一柵結(jié)構(gòu)，第一柵結(jié)構(gòu)彼此間隔開第一距離；在第一柵結(jié)構(gòu)的相反兩側(cè)的多個第一嵌入源/漏區(qū)；在相應(yīng)的第一柵結(jié)構(gòu)的側(cè)壁上的具有L形截面的多個第一間隔物；在第一間隔物的外側(cè)壁上以及在第一嵌入源/漏區(qū)的上表面上的電介質(zhì)層；在第二區(qū)域中在上方交叉第二有源鰭的多個第二柵結(jié)構(gòu)，第二柵結(jié)構(gòu)彼此間隔開第二距離；在第二柵結(jié)構(gòu)的相反兩側(cè)的多個第二嵌入源/漏區(qū)；在相應(yīng)的第二柵結(jié)構(gòu)的側(cè)壁上的具有L形截面的多個第二間隔物；以及在第二間隔物的外側(cè)壁上的具有L形截面的多個第三間隔物。

在一些示例實施方式中，該多個第一間隔物的在該多個第一柵結(jié)構(gòu)中的第一個上的第一個的第一厚度和在該多個第一柵結(jié)構(gòu)的第一個的側(cè)壁上的 電介質(zhì)層的第二厚度之和可以基本上等于該多個第二間隔物的在該多個第二柵結(jié)構(gòu)中的第一個上的第一個的第三厚度和該多個第三間隔物的在該多個第二間隔物中的第一個的側(cè)壁上的第一個的第四厚度之和。

在一些示例實施方式中，第一距離可以基本上等于第二距離。在電介質(zhì)層的在相鄰的一對第一柵結(jié)構(gòu)的面對側(cè)壁上的部分之間的第一間距可以基本上等于在相鄰的一對第二柵結(jié)構(gòu)的面對側(cè)壁上的第三間隔物之間的第二間距。

在本發(fā)明構(gòu)思的另一示例實施方式中，一種制造半導(dǎo)體器件的方法包括：在基板的第一區(qū)域中形成多個第一有源鰭和多個第一犧牲柵結(jié)構(gòu)；在基板的第二區(qū)域中形成多個第二有源鰭和多個第二犧牲柵結(jié)構(gòu)；在相應(yīng)的第一犧牲柵結(jié)構(gòu)的側(cè)壁上形成第一初級間隔物，該第一初級間隔物包括第一間隔物和第一犧牲間隔物；利用第一初級間隔物作為蝕刻掩模蝕刻第一有源鰭的上部以在第一犧牲柵結(jié)構(gòu)的相反兩側(cè)形成第一凹槽區(qū)域；去除第一犧牲間隔物；在第一凹槽區(qū)域中外延生長第一嵌入源/漏區(qū)；在相應(yīng)的第二犧牲柵結(jié)構(gòu)的側(cè)壁上形成第二初級間隔物，該第二初級間隔物包括第二間隔物、第三間隔物和第二犧牲間隔物；利用第二初級間隔物作為蝕刻掩模蝕刻第二有源鰭的上部以在第二犧牲柵結(jié)構(gòu)的相反兩側(cè)形成第二凹槽區(qū)域；去除第二犧牲間隔物；以及在第二凹槽區(qū)域中外延生長第二嵌入源/漏區(qū)。

在一些示例實施方式中，形成第一初級間隔物可以包括：在第一犧牲柵結(jié)構(gòu)上以及在第二犧牲柵結(jié)構(gòu)上形成第一絕緣層；在第一絕緣層上形成第二絕緣層，該第二絕緣層具有相對于第一絕緣層的蝕刻選擇性；對第二絕緣層進(jìn)行回蝕刻工藝以形成第一犧牲間隔物；以及對第一絕緣層進(jìn)行回蝕刻工藝以形成第一間隔物。

在一些示例實施方式中，第一間隔物可以具有L形截面。

在一些示例實施方式中，去除第一犧牲間隔物可以通過利用從稀釋的HF溶液和緩沖氧化物蝕刻劑(BOE)溶液中選擇的至少一種溶液的濕法蝕刻工藝進(jìn)行。

在一些示例實施方式中，去除第一犧牲間隔物可以通過利用從NH₃和NF₃中選擇的至少一種氣體的干法蝕刻工藝進(jìn)行。

在一些示例實施方式中，在去除第一犧牲間隔物期間去除第二區(qū)域中的第二絕緣層，第二區(qū)域的第一絕緣層可以不在去除第一犧牲間隔物期間被去 除。

在一些示例實施方式中，形成第二初級間隔物可以包括：在基板上形成第三絕緣層；在第三絕緣層上形成第四絕緣層，該第四絕緣層相對于第三絕緣層具有蝕刻選擇性；對第二區(qū)域中的第四絕緣層進(jìn)行回蝕刻工藝以形成第二犧牲間隔物；以及對第二區(qū)域中的第三絕緣層和第一絕緣層進(jìn)行回蝕刻工藝以分別形成第三間隔物和第二間隔物。

在一些示例實施方式中，第二間隔物和第三間隔物可以具有L形截面。

在一些示例實施方式中，去除第二犧牲間隔物可以通過利用從稀釋的HF溶液和緩沖氧化物蝕刻劑(BOE)溶液中選擇的至少一種溶液的濕法蝕刻工藝進(jìn)行。

在一些示例實施方式中，去除第二犧牲間隔物可以通過利用從NH₃和NF₃中選擇的至少一種氣體的干法蝕刻工藝進(jìn)行。

在一些示例實施方式中，可以在去除第二犧牲間隔物期間去除第一區(qū)域中的第四絕緣層，第一區(qū)域中的第三絕緣層可以在去除第二犧牲間隔物期間不被去除。

在一些示例實施方式中，該方法還可以包括：在形成第二嵌入源/漏區(qū)之后，在基板上形成蝕刻停止層；在蝕刻停止層上形成層間電介質(zhì)層；平坦化層間電介質(zhì)層以暴露第一和第二犧牲柵結(jié)構(gòu)的上表面；去除第一犧牲柵結(jié)構(gòu)和第二犧牲柵結(jié)構(gòu)以分別形成第三凹槽區(qū)域和第四凹槽區(qū)域；以及分別在第三凹槽區(qū)域和第四凹槽區(qū)域中形成第一柵結(jié)構(gòu)和第二柵結(jié)構(gòu)。

在本發(fā)明構(gòu)思的另一示例實施方式中，一種半導(dǎo)體器件包括：基板，具有在第一方向上和在垂直于第一方向的第二方向上延伸的上表面；第一有源鰭，在第一方向上在基板的第一區(qū)域中延伸；第一柵結(jié)構(gòu)，在基板的第一區(qū)域中在上方交叉第一有源鰭；在第一柵結(jié)構(gòu)的第一側(cè)的第一嵌入源/漏區(qū)；一對第一間隔物，具有直接在第一柵結(jié)構(gòu)的相應(yīng)的相反側(cè)壁上的相應(yīng)內(nèi)側(cè)壁，每個第一間隔物包括在第一方向上延伸的第一部分以及在垂直于第一方向和第二方向兩者的第三方向上延伸的第二部分；電介質(zhì)層，直接在相應(yīng)的第一間隔物的外側(cè)壁上，包括與第一間隔物的材料不同的材料；第二有源鰭，在第一方向上在基板的第二區(qū)域中延伸；第二柵結(jié)構(gòu)，在基板的第二區(qū)域中在上方交叉第二有源鰭；第二嵌入源/漏區(qū)，在第二柵結(jié)構(gòu)的第一側(cè)；一對第二間隔物，具有直接在第二柵結(jié)構(gòu)的相應(yīng)的相反側(cè)壁上的相應(yīng)內(nèi)側(cè)壁，每個 第二間隔物包括在第一方向上延伸的第一部分和在第三方向上延伸的第二部分；以及一對第三間隔物，直接在相應(yīng)第二間隔物的外側(cè)壁上，包括與第二間隔物的材料不同的材料。電介質(zhì)層延伸越過第一嵌入源/漏區(qū)的上表面，而第三間隔物沒有延伸越過第二嵌入源/漏區(qū)的上表面。

在一些示例實施方式中，每個第一間隔物具有第一厚度，電介質(zhì)層具有第二厚度，每個第二間隔物具有第三厚度并且每個第三間隔物具有第四厚度，第一厚度和第二厚度之和可以基本上等于第三厚度和第四厚度之和。

在一些示例實施方式中，第一厚度可以基本上等于第三厚度并且第二厚度可以基本上等于第四厚度。

在一些示例實施方式中，半導(dǎo)體器件還可以包括蝕刻停止層。該蝕刻停止層可以直接接觸第二嵌入源/漏區(qū)的上表面并可以直接接觸電介質(zhì)層的在第一嵌入源/漏區(qū)的上表面上的部分。

在一些示例實施方式中，第一嵌入源/漏區(qū)可以具有在第一有源鰭的上表面之上的上表面，第二嵌入源/漏區(qū)可以與第二有源鰭的上表面共平面。

在一些示例實施方式中，第三間隔物可以每個具有在第一方向上延伸的第一部分和在第三方向上延伸的第二部分。

附圖說明

通過參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例實施方式，本發(fā)明構(gòu)思的以上方面和特征將變得更加明顯，附圖中：

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的第一區(qū)域和第二區(qū)域的平面圖；

圖2是沿圖1的線A-A'和B-B'截取的截面圖；

圖3至圖13是示出制造圖1和圖2的半導(dǎo)體器件的方法的透視圖和截面圖；

圖14和圖15是示出根據(jù)本發(fā)明構(gòu)思的可選示例實施方式的半導(dǎo)體器件的截面圖；

圖16是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的反相器(inverter)的電路圖；

圖17是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的NAND柵單元的電路圖；

圖18是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的SRAM(靜態(tài)隨機(jī)存取存儲器)單位單元的電路圖；

圖19是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的存儲裝置的方框圖；

圖20是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的電子設(shè)備的方框圖；以及

圖21是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的系統(tǒng)的方框圖。

具體實施方式

現(xiàn)在將在下文參照附圖更全面地描述本發(fā)明構(gòu)思的示例實施方式。然而，將理解，本發(fā)明構(gòu)思可以以許多不同的形式實施，而不應(yīng)被解釋為限于這里闡述的示例實施方式。

將理解，當(dāng)一元件被稱為“在”另一元件“上”、“連接到”或“聯(lián)接到”另一元件時，它可以直接在該另一元件上、直接連接到或聯(lián)接到該另一元件，或者可以存在居間元件。相反，當(dāng)一元件被稱為“接觸”另一元件或“直接在”另一元件上、“直接連接到”或“直接聯(lián)接到”另一元件時，沒有居間元件存在。用于描述元件或?qū)又g的關(guān)系的其它詞語應(yīng)當(dāng)以類似的方式解釋(例如，“在…之間”與“直接在…之間”，“相鄰”與“直接相鄰”，“在…下面”與“直接在…下面”等)。

將理解，雖然術(shù)語“第一”、“第二”等可以在這里用來描述不同的元件、部件、區(qū)域和/或?qū)?，但是這些元件、部件、區(qū)域和/或?qū)硬皇苓@些術(shù)語限制。除非上下文另外地表示，否則這些術(shù)語僅用于將一個元件、部件、區(qū)域或?qū)优c另一元件、部件、區(qū)域或?qū)訁^(qū)別開。因此，以下論述的第一元件、部件、區(qū)域或?qū)涌梢员环Q為第二元件、部件、區(qū)域或?qū)?，而沒有脫離示例實施方式的教導(dǎo)。

在附圖中，為了清晰，層和區(qū)域的尺寸可以被夸大。相同的附圖標(biāo)記在整個附圖和說明書中指代相同的元件。

這里可以使用空間關(guān)系術(shù)語(例如，“在…下面”、“以下”、“下”、“在…上”、“上”等)來描述一個元件或特征與另一個(些)元件或特征的 如附圖所示的關(guān)系。將理解，除了附圖中示出的取向之外，空間關(guān)系術(shù)語旨在涵蓋器件在使用或操作中的不同取向。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述為在其它元件或特征“下”或“下面”的元件將會取向為在其它元件或特征“上”。因此，示范性術(shù)語“在……下”可以涵蓋之上和之下兩種取向。器件可以被另外地取向(旋轉(zhuǎn)90度或在其它的取向)，這里使用的空間關(guān)系描述語被相應(yīng)地解釋。

這里使用的術(shù)語僅是為了描述特定實施方式的目的，而不旨在進(jìn)行限制。當(dāng)在這里使用時，單數(shù)形式“一”、“一個”和“該”也旨在包括復(fù)數(shù)形式，除非上下文另外清楚地表示。還將理解，術(shù)語“包括”、“包含”和其派生詞，當(dāng)在本說明書中使用時，指定所述特征、步驟、操作、元件和/或部件的存在，但是不排除一個或多個其它特征、步驟、操作、元件、部件和/或其組的存在或添加。

當(dāng)在這里使用時，術(shù)語“和/或”包括一個或多個相關(guān)所列項目的任意和所有組合。除非另外地限定，這里使用的所有技術(shù)術(shù)語和科學(xué)術(shù)語具有與本領(lǐng)域普通技術(shù)人員通常理解的相同的含義。

這里參照截面圖和平面圖描述示例實施方式。示例視圖的輪廊可以根據(jù)例如制造技術(shù)和/或公差而改變。因此，示例實施方式不應(yīng)被解釋為限于這里示出的區(qū)域的特定形狀，而是將包括例如由制造引起的形狀偏差。例如，被示出為矩形的區(qū)域可以具有在其邊緣處的由于制造技術(shù)和/或公差引起的圓化或彎曲的特征。因而，附圖中示出的區(qū)域以示意的形式示出，并且區(qū)域的確切形狀示出了示例形狀而不旨在進(jìn)行限制。

除非上下文另外地表示，當(dāng)參照取向、布局、位置、形狀、尺寸、數(shù)量或其它測量時，如這里所使用的術(shù)語諸如“相同”、“相等”、“平面的”或“共平面的”不必表示完全相同的取向、布局、位置、形狀、尺寸、數(shù)量或其它測量，而是意在涵蓋在可接受的變化內(nèi)的幾乎相同的取向、布局、位置、形狀、尺寸、數(shù)量或其它測量，該可接受的變化可能例如由于制造工藝而發(fā)生。術(shù)語“基本上”可以在這里使用來反映這種含義。

雖然一些截面圖的相應(yīng)平面圖和/或透視圖可能沒有被示出，但是這里示出的器件結(jié)構(gòu)的截面圖為沿著如可在平面圖中示出的兩個不同的方向和/或如可在透視圖中示出的三個不同的方向延伸的多個器件結(jié)構(gòu)提供支持。該兩個不同的方向可以彼此垂直或可以不彼此垂直。該三個不同的方向可以包括 可垂直于所述兩個不同的方向的第三方向。多個器件結(jié)構(gòu)可以被集成在同一電子器件中。例如，當(dāng)在截面圖中示出器件結(jié)構(gòu)(例如，存儲器單元結(jié)構(gòu)或晶體管結(jié)構(gòu))時，電子器件可以包括多個器件結(jié)構(gòu)(例如，存儲器單元結(jié)構(gòu)或晶體管結(jié)構(gòu))，如將由該電子器件的平面圖所示出的。該多個器件結(jié)構(gòu)可以布置成陣列和/或二維圖案。

在下文，將參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例實施方式。

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件100的第一區(qū)域I和第二區(qū)域II的平面圖。圖2是分別沿圖1的線A-A'和B-B'截取的一對截面圖。為了簡化附圖，在圖1中省略了一些元件，諸如圖2中示出的第一間隔物150a、第二間隔物250a和第三間隔物254a以及第一層間絕緣層162。

參照圖1和圖2，半導(dǎo)體器件100可以包括具有第一區(qū)域I和第二區(qū)域II的基板101、形成在第一區(qū)域I中的多個第一晶體管100A以及形成在第二區(qū)域II中的多個第二晶體管100B。

第一區(qū)域I可以包括多個第一有源鰭105、多個第一柵結(jié)構(gòu)140、多個第一間隔物150a、電介質(zhì)層154a以及多個第一嵌入源/漏區(qū)110。第二區(qū)域II可以包括多個第二有源鰭205、多個第二柵結(jié)構(gòu)240、多個第二間隔物250a、多個第三間隔物254a以及多個第二嵌入源/漏區(qū)210。半導(dǎo)體器件100還可以包括第一蝕刻停止層158、第二蝕刻停止層258、第一層間絕緣層162和第二層間絕緣層262。

多個N型鰭型場效應(yīng)晶體管(FinFET)可以形成在第一區(qū)域I中。多個P型鰭型場效應(yīng)晶體管(FinFET)可以形成在第二區(qū)域II中。在一些示例實施方式中，第一晶體管100A可以是N型FinFET并且第二晶體管100B可以是P型FinFET。

基板101可以具有在X方向上和在Y方向上延伸的上表面?；?01可以包括半導(dǎo)體材料，諸如IV族半導(dǎo)體、IV族化合物半導(dǎo)體、III-V族化合物半導(dǎo)體或II-VI族化合物半導(dǎo)體。在一些示例實施方式中，基板101可以是硅基板、鍺基板或硅鍺基板。在一些示例實施方式中，基板100可以是SOI(絕緣體上硅)基板或GeOI(絕緣體上鍺)基板。

第一有源鰭105和第二有源鰭205可以形成在基板101上并可以在第一方向(例如，Y方向)上延伸。第一有源鰭105和第二有源鰭205可以從基板101向上突出。在一些示例實施方式中，第一有源鰭105和第二有源鰭205 可以通過利用例如干法蝕刻工藝蝕刻基板101或使基板101凹進(jìn)而形成。在另一些示例實施方式中，第一有源鰭105和第二有源鰭205可以包括從基板101生長的外延層。例如，第一有源鰭105可以包括包含P型雜質(zhì)的硅層，第二有源鰭205可以包括包含N型雜質(zhì)的硅層。第一有源鰭105和第二有源鰭205可以在相同的方向上延伸。然而，示例實施方式不限于此。

器件隔離區(qū)可以分別設(shè)置在每個第一有源鰭105之間和每個第二有源鰭205之間。器件隔離區(qū)可以通過淺溝槽隔離(STI)工藝形成。器件隔離區(qū)可以由絕緣材料例如硅氧化物、硅氮化物、低k電介質(zhì)材料或其混合物形成。低k電介質(zhì)材料可以包括BPSG(硼磷硅酸鹽玻璃)、TOSZ(tonen silazene)、USG(未摻雜的硅酸鹽玻璃)、SOG(旋涂玻璃)、FOX(可流動的氧化物)、TEOS(正硅酸乙酯)、或HDP-CVD(高密度等離子體化學(xué)氣相沉積)氧化物。

第一柵結(jié)構(gòu)140和第二柵結(jié)構(gòu)240可以分別形成在第一有源鰭105和第二有源鰭205上。第一柵結(jié)構(gòu)140可以在上方交叉第一有源鰭105并可以在第二方向(例如，X方向)上延伸。第二柵結(jié)構(gòu)240可以在上方交叉第二有源鰭205并也可以在第二方向上延伸。第一柵結(jié)構(gòu)140和第二柵結(jié)構(gòu)240可以分別圍繞第一有源鰭105和第二有源鰭205的上表面和側(cè)壁。第一溝道區(qū)和第二溝道區(qū)可以在第一柵結(jié)構(gòu)140和第二柵結(jié)構(gòu)240在上方交叉相應(yīng)的第一有源鰭105和第二有源鰭205的位置處形成在第一有源鰭105和第二有源鰭205的上部和側(cè)壁中。第一柵結(jié)構(gòu)140可以彼此間隔開第一距離SG1，第二柵結(jié)構(gòu)240可以彼此間隔開第二距離SG2。第一距離SG1可以與第二距離SG2基本上相同。當(dāng)在這里使用時，術(shù)語“基本上相同”指的是小于10％的偏差。在整個說明書中，如果值A(chǔ)被表述為基本上等于值B，則值A(chǔ)與值B的偏差小于值A(chǔ)的10％。

在一些示例實施方式中，第一柵結(jié)構(gòu)140和第二柵結(jié)構(gòu)240可以彼此平行地延伸或可以不彼此平行地延伸。

每個第一柵結(jié)構(gòu)140可以包括第一柵電介質(zhì)層142、第一下部柵電極145和第一上部柵電極147。第一柵電介質(zhì)層142可以設(shè)置在第一有源鰭105和第一下部柵電極145之間。第一柵電介質(zhì)層142還可以包括沿第一間隔物150a的側(cè)壁向上延伸的部分。第一上部柵電極147可以形成在相應(yīng)的第一下部柵電極145上。

每個第二柵結(jié)構(gòu)240可以包括第二柵電介質(zhì)層242、第二下部柵電極245和第二上部柵電極247。第二柵電介質(zhì)層242可以設(shè)置在第二有源鰭205和第二下部柵電極245之間。第二柵電介質(zhì)層242的一些部分可以沿第二間隔物250a的側(cè)壁向上延伸。第二上部柵電極247可以形成在相應(yīng)的第二下部柵電極245上。

第一柵電介質(zhì)層142和第二柵電介質(zhì)層242可以包括硅氧化物、硅氮化物或高k電介質(zhì)材料。高k電介質(zhì)材料可以具有比二氧化硅(SiO₂)層高的介電常數(shù)。例如，高k電介質(zhì)材料可以包括鋁氧化物(Al₂O₃)、鉭氧化物(Ta₂O₃)、鈦氧化物(TiO₂)、釔氧化物(Y₂O₃)、鋯氧化物(ZrO₂)、鋯硅氧化物(ZrSi_xO_y)、鉿氧化物(HfO₂)、鉿硅氧化物(HfSi_xOy)、鑭氧化物(La₂O₃)、鑭鋁氧化物(LaAl_xO_y)、鑭鉿氧化物(LaHf_xO_y)、鉿鋁氧化物(HfAl_xO_y)和/或鐠氧化物(Pr₂O₃)。

第一下部柵電極145和第二下部柵電極245可以包括例如鈦氮化物(TiN)、鉭氮化物(TaN)、鎢氮化物(WN)、鈦鋁氮化物(TiAlN)、鈦鋁(TiAl)、鉭碳化物(TaC)和/或鈦碳化物(TiC)。第一上部柵電極147和第二上部柵電極247可以包括例如鋁(Al)、鎢(W)、鉬(Mo)和/或其它金屬。在一些示例實施方式中，第一上部柵電極147和第二上部柵電極247可以包括例如一種或多種半導(dǎo)體材料諸如摻雜的多晶硅。

第一間隔物150a可以設(shè)置在每個第一柵電極140的相反兩側(cè)。第一間隔物150a可以沿第一柵電極140的相應(yīng)側(cè)壁延伸以及在第一有源鰭105的上表面上延伸。第一間隔物150a可以具有L形截面。電介質(zhì)層154a可以沿第一間隔物150a的上表面(例如，在L形截面的下部的上表面上)以及在第一間隔物150a的側(cè)壁上形成。電介質(zhì)層154a還可以延伸到設(shè)置在第一柵結(jié)構(gòu)140的相反兩側(cè)的第一嵌入源/漏區(qū)110的上表面上。電介質(zhì)層154a可以共形地形成在第一間隔物150a上和在第一嵌入源/漏區(qū)110上以具有均勻的厚度。第一間隔物150a的沿第一有源鰭105的上表面形成的部分可以具有在Y方向上的第一長度Xa。第一長度Xa可以基本上等于在第一柵結(jié)構(gòu)140的側(cè)壁上的相應(yīng)一個第一間隔物150a的第一厚度X1與在第一間隔物150a的側(cè)壁上的電介質(zhì)層154a的第二厚度X2之和，如圖2中的第一標(biāo)注所示的。

第二間隔物250a可以設(shè)置在每個第二柵結(jié)構(gòu)240的相反兩側(cè)。第二間 隔物250a可以沿第二柵結(jié)構(gòu)240的相應(yīng)側(cè)壁延伸以及在第二有源鰭205的上表面上延伸。第二間隔物250a可以具有L形截面。第三間隔物254a可以沿相應(yīng)的第二間隔物250a的上表面(例如，在L形截面的下部的上表面上)以及在相應(yīng)的第二間隔物250a的側(cè)壁上形成。第三間隔物254a也可以具有L形截面。第二間隔物250a的沿第二有源鰭205的上表面形成的部分可以在Y方向上具有第三長度Xc。第三長度Xc可以大于在第二柵結(jié)構(gòu)240的側(cè)壁上的相應(yīng)一個第二間隔物250a的第三厚度X3和在第二間隔物250a的側(cè)壁上的相應(yīng)一個第三間隔物254a的第四厚度X4之和，如圖2中的第二標(biāo)注所示的。

第一間隔物150a之一的第一厚度X1和電介質(zhì)層154a的第二厚度X2之和可以基本上等于第二間隔物250a之一的第三厚度X3和第三間隔物254a之一的第四厚度X4之和。這里，第一間隔物150a、電介質(zhì)層154a、第二間隔物250a和第三間隔物254a的厚度指的是在平行于基板101的上表面并與對應(yīng)的柵結(jié)構(gòu)140或240延伸的方向垂直的方向(即，圖1和圖2中的Y方向)上的厚度。在一些示例實施方式中，每個第一間隔物150a的第一厚度X1可以基本上等于每個第二間隔物250a的第三厚度X3，電介質(zhì)層154a的第二厚度X2可以基本上等于每個第三間隔物254a的第四厚度X4。

在一些示例實施方式中，相鄰的第一柵結(jié)構(gòu)140之間的第一距離SG1可以基本上等于相鄰的第二柵結(jié)構(gòu)240之間的第二距離SG2。在一些示例實施方式中，電介質(zhì)層154a的在相鄰的第一柵結(jié)構(gòu)140的側(cè)壁上彼此面對的部分之間的距離S1'可以基本上等于在相鄰的第二柵結(jié)構(gòu)240的側(cè)壁上彼此面對的第三間隔物254a之間的距離S2'。

第一間隔物150a、電介質(zhì)層154a、第二間隔物250a和第三間隔物254a可以包括硅氧化物、硅氮化物和/或硅氮氧化物。第一間隔物150a可以由與第二間隔物250a基本上相同的材料形成。電介質(zhì)層154a可以由與第三間隔物254a基本上相同的材料形成。第一間隔物150a可以由具有與電介質(zhì)層154a或第三間隔物254a不同的介電常數(shù)的不同材料形成。第二間隔物250a可以由具有與電介質(zhì)層154a或第三間隔物254a不同的介電常數(shù)的不同材料形成。在一些示例實施方式中，第一間隔物150a具有比電介質(zhì)層154a小的介電常數(shù)，第二間隔物250a可以具有比第三間隔物254a小的介電常數(shù)。在一些示例實施方式中，第一間隔物150a和第二間隔物250a可以包括硅氧化 物，電介質(zhì)層154a和第三間隔物254a可以包括硅氮化物。在一些示例實施方式中，第一間隔物150a和第二間隔物250a可以包括具有較低氮濃度的硅氮氧化物。電介質(zhì)層154a和第三間隔物254a可以包括具有比第一間隔物150a和第二間隔物250a相對高的氮濃度的硅氮氧化物。

第一嵌入源/漏區(qū)110可以形成在設(shè)置于第一柵結(jié)構(gòu)140的相反兩側(cè)的第一有源鰭105上。第一嵌入源/漏區(qū)110可以是第一晶體管100A的源/漏區(qū)。在一些示例實施方式中，每個第一有源鰭105可以具有凹進(jìn)區(qū)域并且第一嵌入源/漏區(qū)110可以形成在各凹進(jìn)區(qū)域中。在一些示例實施方式中，每個第一嵌入源/漏區(qū)110可以具有在基板101的上表面上方比第一有源鰭105的上表面高的抬高的上表面。第一嵌入源/漏區(qū)110中的一些可以具有合并的結(jié)構(gòu)，使得它們在第一有源鰭105上彼此連接。第一嵌入源/漏區(qū)110可以通過選擇性外延生長(SEG)工藝形成。在一些示例實施方式中，第一嵌入源/漏區(qū)110可以包含用N型雜質(zhì)重?fù)诫s的硅(Si)或硅碳化物(SiC)。每個第一嵌入源/漏區(qū)110的最上面部分可以包含未摻雜的硅。

第二嵌入源/漏區(qū)210可以形成在設(shè)置于第二柵結(jié)構(gòu)240的相反兩側(cè)的第二有源鰭205上。第二嵌入源/漏區(qū)210可以是第二晶體管100B的源/漏區(qū)。第二嵌入源/漏區(qū)210的上表面可以在基板101的上表面上方、與基板101的上表面上方的第二柵結(jié)構(gòu)240的底表面的高度基本上相同的高度處。在另一些示例實施方式中，第二嵌入源/漏區(qū)210可以具有抬高的結(jié)構(gòu)使得第二嵌入源/漏區(qū)210的上表面在基板101的上表面上方比第二柵結(jié)構(gòu)240的底表面更高。第二嵌入源/漏區(qū)210中的一些可以具有合并的結(jié)構(gòu)，使得它們在第二有源鰭205上彼此連接。在一些示例實施方式中，第二嵌入源/漏區(qū)210可以通過選擇性外延生長(SEG)工藝形成。在一些示例實施方式中，第二嵌入源/漏區(qū)210可以包含用P型雜質(zhì)重?fù)诫s的硅鍺(SiGe)。包括硅鍺(SiGe)的第二嵌入源/漏區(qū)210可以在由硅(Si)形成的第二有源鰭205上賦予壓應(yīng)力。從而，空穴的遷移率可以在第二有源鰭205的溝道區(qū)中提高。第二嵌入源/漏區(qū)210可以包括具有彼此不同的鍺(Ge)濃度的幾個區(qū)域。

具有均勻厚度的第一蝕刻停止層158可以共形地形成在第一區(qū)域I中的電介質(zhì)層154a上。第二蝕刻停止層258可以共形地形成在第二區(qū)域II中。第二蝕刻停止層258可以在第三間隔物254a和第二嵌入源/漏區(qū)210上具有基本上均勻的厚度。第一蝕刻停止層158和第二蝕刻停止層258可以包括硅 氮化物、硅氮氧化物或其混合物。第一蝕刻停止層158的厚度可以基本上等于第二蝕刻停止層258的厚度。

在一些示例實施方式中，第一柵結(jié)構(gòu)140之間的第一距離SG1可以基本上等于第二柵結(jié)構(gòu)240之間的第二距離SG2。第一蝕刻停止層158的在相鄰的第一柵結(jié)構(gòu)140的側(cè)壁上的彼此面對的部分之間的第一間距S1可以基本上等于第二蝕刻停止層258的在相鄰的第二柵結(jié)構(gòu)240的側(cè)壁上的彼此面對的部分之間的第二間距S2。

第一層間絕緣層162和第二層間絕緣層262可以形成在相應(yīng)的第一蝕刻停止層158和第二蝕刻停止層258上。第一層間絕緣層162和第二層間絕緣層262可以包括BPSG(硼磷硅酸鹽玻璃)、TOSZ(tonen silazene)、USG(未摻雜的硅酸鹽玻璃)、SOG(旋涂玻璃)、FOX(可流動的氧化物)、TEOS(正硅酸乙酯)、或HDP-CVD(高密度等離子體化學(xué)氣相沉積)氧化物。

圖3至圖13是示出制造圖1和圖2的半導(dǎo)體器件100的方法的截面圖。圖3至圖13是沿圖1的線A-A'和B-B'截取的截面圖。

參照圖3，基板101包括第一區(qū)域I和第二區(qū)域II。多個第一有源鰭105形成在第一區(qū)域I中，并且多個第一犧牲柵結(jié)構(gòu)形成在第一有源鰭105上。第一犧牲柵結(jié)構(gòu)可以包括順序?qū)盈B的第一犧牲柵電介質(zhì)層132、第一犧牲柵極135和第一柵掩模圖案136。第一犧牲柵結(jié)構(gòu)可以彼此間隔開第一距離SG1。多個第二有源鰭205形成在第二區(qū)域II中，并且多個第二犧牲柵結(jié)構(gòu)形成在第二有源鰭205上。第二犧牲柵結(jié)構(gòu)可以包括順序?qū)盈B的第二犧牲柵電介質(zhì)層232、第二犧牲柵極235和第二柵掩模圖案236。第二犧牲柵結(jié)構(gòu)可以彼此間隔開第二距離SG2。第一距離SG1可以基本上等于第二距離SG2。

第一有源鰭105和第二有源鰭205可以通過利用掩模圖案作為蝕刻掩模蝕刻基板101而分別形成在第一區(qū)域I和第二區(qū)域II中。多個溝槽可以分別形成在第一有源鰭105和第二有源鰭205中。器件隔離區(qū)可以形成在溝槽中。第一有源鰭105和第二有源鰭205的上部分可以從器件隔離區(qū)的上表面突出。

在一些示例實施方式中，第一犧牲柵電介質(zhì)層132和第二犧牲柵電介質(zhì)層232可以包括硅氧化物，第一犧牲柵極135和第二犧牲柵極235可以包括多晶硅。

參照圖4，第一絕緣層150和250可以分別形成在第一有源鰭105和第二有源鰭205上。第二絕緣層152和252可以分別形成在第一絕緣層150和250上。第二絕緣層152和252可以相對于第一絕緣層150和250具有蝕刻選擇性。在一些示例實施方式中，第一絕緣層150和250可以包括硅氮化物或硅氮氧化物，第二絕緣層152和252可以包括硅氧化物。第一絕緣層150、250和第二絕緣層152、252可以通過原子層沉積(ALD)形成。

參照圖5，第一初級間隔物可以形成在第一犧牲柵結(jié)構(gòu)的相反兩側(cè)上。第一初級間隔物可以是每個包括第一間隔物150a和第一犧牲間隔物152a的雙層結(jié)構(gòu)。

第一犧牲間隔物152a可以在形成覆蓋第二區(qū)域的掩模圖案273之后通過在第二絕緣層152上進(jìn)行回蝕刻工藝而形成在第一絕緣層150上。掩模圖案273可以是光致抗蝕劑圖案。第一間隔物150a可以通過在第一絕緣層150上進(jìn)行回蝕工藝而形成在每個第一犧牲柵結(jié)構(gòu)的相反兩側(cè)上。每個第一間隔物150a可以具有L形截面并可以沿第一有源鰭105中的一個的上表面以及沿第一犧牲柵結(jié)構(gòu)中的一個的側(cè)壁形成。第一初級間隔物可以形成在每個第一犧牲柵結(jié)構(gòu)的相反兩側(cè)上。第一間隔物150a的沿第一有源鰭105的上表面(即，在Y方向上)的長度可以是第一犧牲間隔物152a和第一絕緣層150在Y方向上的厚度之和。

在形成第一初級間隔物之后，可以去除覆蓋第二區(qū)域II的掩模圖案273。在去除掩模圖案273之后，可以保留形成在第二區(qū)域II中的第一絕緣層250和第二絕緣層252。

參照圖6，通過利用各向異性蝕刻工藝去除第一有源鰭105的設(shè)置在第一犧牲柵結(jié)構(gòu)的相反兩側(cè)的上部分，第一凹槽區(qū)域R1可以形成在第一區(qū)域I中。在一些示例實施方式中，可以進(jìn)行額外的各向同性蝕刻工藝以在第一間隔物150a下面橫向地延伸第一凹槽區(qū)域R1。

參照圖7，第一嵌入源/漏區(qū)110可以在第一區(qū)域I中形成在每個第一犧牲柵結(jié)構(gòu)的相反兩側(cè)。

可以首先在第一凹槽區(qū)域R1上進(jìn)行預(yù)清潔工藝。預(yù)清潔工藝可以利用濕法清潔工藝和/或干法清潔工藝進(jìn)行。濕法清潔工藝可以包括利用稀釋的氫氟酸(HF)溶液或緩沖氧化物蝕刻劑(BOE)的各向同性蝕刻工藝。干法清潔工藝可以包括利用氨(NH₃)氣體和/或三氟化氮(NF₃)氣體的干法蝕刻 工藝，例如Siconi^TM。第二絕緣層252和第一犧牲間隔物152a可以通過預(yù)清潔工藝去除。第一犧牲間隔物152a的去除可以暴露第一區(qū)域I中的第一間隔物150a的側(cè)壁。第一絕緣層250可以在第二區(qū)域II中保留在第二犧牲柵結(jié)構(gòu)上和在第二有源鰭205上。

第一嵌入源/漏區(qū)110可以利用選擇性外延生長(SEG)工藝形成以填充第一凹槽區(qū)域R1。形成在第二區(qū)域II上的第一絕緣層250可以在選擇性外延生長(SEG)工藝期間用作阻擋層。第一嵌入源/漏區(qū)110的上表面可以在基板101的上表面上方的比第一有源鰭105的上表面高的水平面處。然而，本發(fā)明構(gòu)思的實施方式不限于此。在一些示例實施方式中，第一嵌入源/漏區(qū)110可以包含硅(Si)。第一嵌入源/漏區(qū)110可以在SEG工藝期間用N型雜質(zhì)(例如，磷(P))原位地?fù)诫s。第一嵌入源/漏區(qū)110的上部可以包含未摻雜的硅(Si)。未摻雜的硅可以通過在SEG工藝的最后步驟期間停止N型雜質(zhì)的供應(yīng)而形成。第一嵌入源/漏區(qū)110中的一些可以與至少相鄰的第一嵌入源/漏區(qū)110合并。在另一些示例實施方式中，第一嵌入源/漏區(qū)110可以利用分子束外延(MBE)工藝、化學(xué)氣相沉積(CVD)工藝、減壓化學(xué)氣相沉積(RCVD)工藝、超高真空化學(xué)氣相沉積(UHV CVD)工藝形成。

參照圖8，第三絕緣層154和254可以形成在基板101上以分別覆蓋第一間隔物150a和第一絕緣層250。第四絕緣層156和256可以分別形成在第三絕緣層154和254上。第四絕緣層156和256可以相對于第三絕緣層154和254具有蝕刻選擇性。例如，第三絕緣層154和254可以包括硅氮化物，第四絕緣層156和256可以包括硅氧化物。第三絕緣層154、254和第四絕緣層156、256可以利用例如原子層沉積(ALD)工藝形成。

參照圖9，第二初級間隔物可以形成在第二區(qū)域II中的第二犧牲柵結(jié)構(gòu)的相反兩側(cè)。第二初級間隔物可以是每個包括第二間隔物250a、第三間隔物254a和第二犧牲間隔物256a的三層結(jié)構(gòu)。

第二犧牲間隔物256a可以在第一區(qū)域I中形成掩模圖案173之后通過在第四絕緣層256上進(jìn)行回蝕刻工藝而形成在第三絕緣層254上。掩模圖案173可以是光致抗蝕劑圖案。第二間隔物250a和第三間隔物254a可以通過在第三絕緣層254上和在第一絕緣層250上進(jìn)行回蝕刻工藝而形成在每個第二犧牲柵結(jié)構(gòu)的相反兩側(cè)上。第二間隔物250a可以具有L形截面，并可以沿第二有源鰭205的相應(yīng)的上表面以及沿第二犧牲柵結(jié)構(gòu)的相應(yīng)的側(cè)壁延伸。第 三間隔物254a可以具有L形截面，并可以沿第二間隔物250a的上表面和側(cè)壁延伸。包括第二間隔物250a、第三間隔物254a和第二犧牲間隔物256a的第二初級間隔物可以形成在每個第二犧牲柵結(jié)構(gòu)的相反兩側(cè)上。沿第二有源鰭205的上表面的每個第二間隔物250a在Y方向上的長度可以是第二間隔物250a、第三間隔物254a和第二犧牲間隔物256a的厚度之和。換言之，沿第二有源鰭205的上表面形成的第二間隔物250a的長度可以由第一絕緣層250、第三絕緣層254和第四絕緣層256的厚度之和來確定。

覆蓋第一區(qū)域I的掩模圖案173可以被去除。形成在第一區(qū)域I中的第三絕緣層154和第四絕緣層156可以在去除掩模圖案173之后保留。

參照圖10，通過利用各向異性蝕刻工藝去除在第二犧牲柵結(jié)構(gòu)的相反兩側(cè)的第二有源鰭205的上部，第二凹槽區(qū)域R2可以形成在第二區(qū)域II中。在一些示例實施方式中，可以進(jìn)行各向同性蝕刻工藝以在第二間隔物250a下面橫向地延伸第二凹槽區(qū)域R2。

參照圖11，多個第二嵌入源/漏區(qū)210可以在第二區(qū)域II中形成在第二犧牲柵結(jié)構(gòu)的相反兩側(cè)。

可以在第二凹槽區(qū)域R2上進(jìn)行預(yù)清潔工藝。預(yù)清潔工藝可以利用濕法清潔工藝和/或干法清潔工藝進(jìn)行。濕法清潔工藝可以包括利用稀釋的氫氟酸(HF)溶液或緩沖氧化物蝕刻劑(BOE)的各向同性蝕刻工藝。干法清潔工藝可以包括利用氨(NH₃)氣體和/或三氟化氮(NF₃)氣體的干法蝕刻工藝，例如Siconi^TM。第四絕緣層156和第二犧牲間隔物256a可以通過預(yù)清潔工藝去除。第二間隔物250a和第三間隔物254a可以保留在第二區(qū)域II中的第二犧牲柵結(jié)構(gòu)的相反兩側(cè)上，第一間隔物150a和第三絕緣層154可以保留在第一犧牲柵結(jié)構(gòu)的相反兩側(cè)上。第三絕緣層154還可以覆蓋第一區(qū)域I中的第一嵌入源/漏區(qū)110的上表面。第三絕緣層154可以在選擇性外延生長(SEG)工藝期間用作阻擋層，該阻擋層可以防止外延層在第一嵌入源/漏區(qū)110上的生長，該選擇性外延生長(SEG)工藝被進(jìn)行以在第二凹槽區(qū)域II中生長第二嵌入源/漏區(qū)210。第一間隔物150a可以沿第一有源鰭105的上表面(即，在Y方向上)延伸第一長度Xa。第一長度Xa可以基本上等于第一間隔物150a之一的第一厚度X1和第三絕緣層154之一的第二厚度X2之和。第二間隔物250a可以沿第二有源鰭205的上表面(即，在Y方向上)延伸第三長度Xc。第三長度Xc可以大于第二間隔物250a之一的第三厚度 X3和第三間隔物254a之一的第四厚度X4之和。

第一間隔物150a之一的第一厚度X1和第三絕緣層154的第二厚度X2之和可以基本上等于第二間隔物250a之一的第三厚度X3和第三間隔物254a之一的第四厚度X4之和。在一些示例實施方式中，第一間隔物150a的第一厚度X1可以基本上等于第二間隔物250a的第三厚度X3，第三絕緣層154的第二厚度X2可以基本上等于第三間隔物254a的第四厚度X4。在一些示例實施方式中，相鄰的第一犧牲柵結(jié)構(gòu)的彼此面對的側(cè)壁之間的第一距離SG1可以基本上等于相鄰的第二犧牲柵結(jié)構(gòu)的彼此面對的側(cè)壁之間的第二距離SG2。第三絕緣層154的在相鄰的第一犧牲柵結(jié)構(gòu)的側(cè)壁上的部分之間的距離S1'可以基本上等于在相鄰的第二犧牲柵結(jié)構(gòu)的側(cè)壁上的第三間隔物254a之間的距離S2'。

第二嵌入源/漏區(qū)210可以利用選擇性外延生長(SEG)工藝形成以在第二凹槽區(qū)域R2中生長外延層。第二嵌入源/漏區(qū)210的上表面可以與第二有源鰭205的上表面共平面。然而，本發(fā)明構(gòu)思的實施方式不限于此。例如，在另一些示例實施方式中，第二嵌入源/漏區(qū)210的上表面可以定位得高于第二有源鰭205的上表面。

第二嵌入源/漏區(qū)210可以包含硅鍺(SiGe)。第二嵌入源/漏區(qū)210可以在SEG工藝期間用P型雜質(zhì)例如硼(B)原位地?fù)诫s。通過在SEG工藝期間控制鍺(Ge)的注入水平，第二嵌入源/漏區(qū)210的上部可以具有比第二嵌入源/漏區(qū)210的下部高的鍺(Ge)濃度。第二嵌入源/漏區(qū)210中的一些可以與相鄰的第二嵌入源/漏區(qū)210合并。在另一些示例實施方式中，第二嵌入源/漏區(qū)210可以利用分子束外延(MBE)工藝、化學(xué)氣相沉積(CVD)工藝、減壓化學(xué)氣相沉積(RCVD)工藝或超高真空化學(xué)氣相沉積(UHV CVD)工藝形成。

參照圖12，第一蝕刻停止層158和第二蝕刻停止層258可以形成在相應(yīng)的第一區(qū)域I和第二區(qū)域II上以分別覆蓋電介質(zhì)層154a的上表面和第三間隔物254a的上表面。第一層間絕緣層162和第二層間絕緣層262可以在相應(yīng)的第一蝕刻停止層158和第二蝕刻停止層258上形成。

第一蝕刻停止層158可以共形地形成在第三絕緣層154上并可以具有均勻的厚度。第二蝕刻停止層258可以共形地形成在第三間隔物254a、第二犧牲柵結(jié)構(gòu)和第二嵌入源/漏區(qū)210的上表面上。第一蝕刻停止層158和第二蝕 刻停止層258可以包括硅氮化物、硅氮氧化物或其混合物。第一蝕刻停止層158的厚度可以基本上等于第二蝕刻停止層258的厚度。第一蝕刻停止層158和第二蝕刻停止層258可以通過使用例如原子層沉積(ALD)工藝形成。

可以在第一層間絕緣層162和第二層間絕緣層262上以及在第一蝕刻停止層158和第二蝕刻停止層258上進(jìn)行平坦化工藝以暴露第一犧牲柵結(jié)構(gòu)的上表面和第二犧牲柵結(jié)構(gòu)的上表面。第一柵掩模圖案136的上部和第二柵掩模圖案236的上部可以在平坦化工藝期間被去除。在一些示例實施方式中，第一柵掩模圖案136和第二柵掩模圖案236可以在平坦化工藝期間被完全去除。第三絕緣層154可以經(jīng)由平坦化工藝被部分地去除以形成電介質(zhì)層154a。

第一層間絕緣層162和第二層間絕緣層262可以包括BPSG(硼磷硅酸鹽玻璃)、TOSZ(tonen silazene)、USG(未摻雜的硅酸鹽玻璃)、SOG(旋涂玻璃)、FOX(可流動的氧化物)、TEOS(正硅酸乙酯)、或HDP-CVD(高密度等離子體化學(xué)氣相沉積)氧化物。第一層間絕緣層162和第二層間絕緣層262可以利用化學(xué)氣相沉積工藝、等離子體增強(qiáng)CVD(PECVD)、旋涂工藝或ALD工藝形成。

參照圖13，第一柵掩模圖案136和第二柵掩模圖案236、第一犧牲柵極135和第二犧牲柵極235以及第一犧牲柵電介質(zhì)層132和第二犧牲柵電介質(zhì)層232可以被去除以形成暴露第一有源鰭105的上表面和第二有源鰭205的上表面的多個開口。所述開口可以通過利用干法蝕刻工藝和/或濕法蝕刻工藝形成。

再次參照圖2，第一柵電介質(zhì)層142和第二柵電介質(zhì)層242可以分別形成在由所述開口暴露的第一有源鰭105和第二有源鰭205上。第一下部柵電極145和第二下部柵電極245可以分別形成在第一柵電介質(zhì)層142和第二柵電介質(zhì)層242上。第一上部柵電極147和第二上部柵電極247可以分別形成在第一下部柵電極145和第二下部柵電極245上。第一柵結(jié)構(gòu)140可以在進(jìn)行平坦化工藝之后形成在第一區(qū)域I中，每個第一柵結(jié)構(gòu)140包括第一柵電介質(zhì)層142、第一下部柵電極145和第一上部柵電極147。第二柵結(jié)構(gòu)240也可以在進(jìn)行平坦化工藝之后形成在第二區(qū)域II中，每個第二柵結(jié)構(gòu)240包括第二柵電介質(zhì)層242、第二下部柵電極245和第二上部柵電極247。在一些示例實施方式中，第一下部柵電極145可以包括不同于第二下部柵電極 245的導(dǎo)電材料。

圖14和圖15是示出根據(jù)本發(fā)明構(gòu)思的另一示例實施方式的半導(dǎo)體器件的截面圖。具體地，圖14和圖15分別是圖2的區(qū)域M和N的放大圖，示出了修改的實施方式。

參照圖14，沿第一有源鰭的上表面形成的第一間隔物150a'的第二長度Xb可以大于圖2所示的第一間隔物150a的第一長度Xa。第一間隔物150a'的第二長度Xb可以大于在第一柵結(jié)構(gòu)140的側(cè)壁上的第一間隔物150的第一厚度X1和電介質(zhì)層154a的第二厚度X2之和。此結(jié)果可以在圖5所示的第一犧牲間隔物152a形成得更厚時發(fā)生。

圖14中示出的第一間隔物150a'的結(jié)構(gòu)可以減小第一柵結(jié)構(gòu)140和從第一有源鰭105的上表面突出的第一嵌入源/漏區(qū)110'之間的寄生電容。第一嵌入源/漏區(qū)110'的一些部分可以形成在第一間隔物150a'下面從而增大電流的量。

參照圖15，沿第二有源鰭205的上表面形成的第二間隔物250a'的第四長度Xd可以大于圖2中示出的第二間隔物250a的第三長度Xc。此結(jié)果可以在圖9中的第二犧牲間隔物256a形成得更厚時發(fā)生。在一些示例實施方式中，第二嵌入源/漏區(qū)210'可以從第二有源鰭205的上表面突出。圖15中示出的第二間隔物250a'的結(jié)構(gòu)可以減小第二柵結(jié)構(gòu)240和從第二有源鰭205的上表面突出的第二嵌入源/漏區(qū)210'之間的寄生電容。第二嵌入源/漏區(qū)210'的一些部分可以形成在第二間隔物250a'下面從而增大電流的量。

圖16是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的反相器電路的電路圖。圖16中示出的半導(dǎo)體器件可以是CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)反相器。

參照圖16，CMOS反相器可以包括PMOS晶體管P1和NMOS晶體管N1。PMOS晶體管P1和NMOS晶體管N1可以串聯(lián)連接在驅(qū)動電壓Vdd和接地電壓Vss之間。輸入信號IN可以被共同輸入到PMOS晶體管P1的柵電極和NMOS晶體管N1的柵電極。輸出信號可以從PMOS晶體管P1和NMOS晶體管N1的漏極共同地輸出。驅(qū)動電壓Vdd可以被供給到PMOS晶體管P1的源極，接地電壓Vss可以被施加到NMOS晶體管N1的源極。CMOS反相器可以輸出從輸入信號反相的輸出信號。具體地，如果輸入信號的電平高，則CMOS反相器的輸出應(yīng)當(dāng)?shù)?，如果輸入信號的電平低，則CMOS 反相器的輸出應(yīng)當(dāng)高。PMOS晶體管P1和NMOS晶體管N1可以根據(jù)如上所述的本發(fā)明構(gòu)思的各個示例實施方式來制造。

圖17是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的NAND柵單元的電路圖。

參照圖17，NAND柵單元可以接收兩個輸入信號M和N并可以輸出輸出信號Q。NAND柵單元可以包括第一PMOS晶體管TP1、第二PMOS晶體管TP2、第一NMOS晶體管TN1和第二NMOS晶體管TN2。第一PMOS晶體管TP1可以在輸入信號M為“低”時將邏輯值“高”傳送到輸出信號Q。第一NMOS晶體管TN1和第二NMOS晶體管TN2可以在輸入信號M和N兩者均為“高”時傳送邏輯值“低”到輸出信號Q。第二PMOS晶體管TP2可以在輸入信號N為“低”時將邏輯值“高”傳送到輸出信號Q。

圖17中示出的NAND柵單元可以如下操作。當(dāng)輸入信號M和N兩者都具有邏輯值“高”時，第一PMOS晶體管TP1和第二PMOS晶體管TP2可以被關(guān)斷并且第一NMOS晶體管TN1和第二NMOS晶體管TN2可以導(dǎo)通。在此情形下，輸出信號Q可以是邏輯值“低”。當(dāng)輸入信號M和N兩者均具有邏輯值“低”時，第一PMOS晶體管TP1和第二PMOS晶體管TP2可以導(dǎo)通并且第一NMOS晶體管TN1和第二NMOS晶體管TN2可以被關(guān)斷。在此情形下，輸出信號Q可以是邏輯值“高”。第一PMOS晶體管TP1和第二PMOS晶體管TP2以及第一NMOS晶體管TN1和第二NMOS晶體管TN2可以根據(jù)如上所述的本發(fā)明構(gòu)思的示例實施方式形成。

圖18是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的SRAM(靜態(tài)隨機(jī)存取存儲器)單元的電路圖。

參照圖18，SRAM單元可以具有形成在電源節(jié)點(diǎn)Vdd和接地節(jié)點(diǎn)Vss之間的第一反相器和第二反相器。第一反相器可以包括第一上拉晶體管TP1和第一下拉晶體管TN1。第二反相器可以具有第二上拉晶體管TP2和第二下拉晶體管TN2。第一反相器的輸入節(jié)點(diǎn)可以連接到第二傳輸晶體管TN4的源/漏區(qū)以及第二反相器的輸出節(jié)點(diǎn)。第二反相器的輸入節(jié)點(diǎn)可以連接到第一傳輸晶體管TN3的源/漏區(qū)以及第一反相器的輸出節(jié)點(diǎn)。第一傳輸晶體管TN3的柵電極和第二傳輸晶體管TN4的柵電極可以連接到字線WL。位線BL可以連接到第一傳輸晶體管TN3的源/漏區(qū)。位線條(bit line bar)/BL可以連接到第二傳輸晶體管TN4的源/漏區(qū)。第一上拉晶體管TP1和第二上 拉晶體管TP2可以是PMOS晶體管。第一下拉晶體管TN1和第二下拉晶體管TN2以及第一傳輸晶體管TN3和第二傳輸晶體管TN4可以是NMOS晶體管。第一上拉晶體管TP1和第二上拉晶體管TP2可以根據(jù)本發(fā)明構(gòu)思的示例實施方式形成。

圖19是包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的存儲裝置的方框圖。

參照圖19，根據(jù)本發(fā)明構(gòu)思的示例實施方式的存儲裝置1000可以包括與主機(jī)通信的控制器1010以及存儲數(shù)據(jù)的存儲器1020-1、1020-2和1020-3。相應(yīng)的存儲器1020-1、1020-2和1020-3可以包括以上參照圖1至圖15描述的根據(jù)本發(fā)明構(gòu)思的各個實施方式的半導(dǎo)體器件。

主機(jī)可以是例如存儲裝置1000安裝在其上的電子設(shè)備。主機(jī)可以是例如智能手機(jī)、數(shù)字照相機(jī)、臺式計算機(jī)、膝上型計算機(jī)、便攜式媒體播放器等?？刂破?010可以從主機(jī)接收請求以在存儲器1020-1、1020-2和1020-3中存儲數(shù)據(jù)或接收請求以取回存儲在存儲器1020-1、1020-2和1020-3中的數(shù)據(jù)，并可以響應(yīng)其而產(chǎn)生適當(dāng)?shù)淖x或?qū)懨睢?/p>

如圖19所示，至少一個或更多存儲器1020-1、1020-2和1020-3可以連接到控制器1010。存儲器1020-1、1020-2和1020-3可以并聯(lián)連接到控制器1010以提供具有大容量的存儲裝置1000諸如固態(tài)硬盤。

圖20是包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的電子設(shè)備2000的方框圖。

參照圖20，電子設(shè)備2000可以包括通信單元2010、輸入單元2020、輸出單元2030、存儲器2040和處理器2050。

通信單元2010可以包括有線或無線通信模塊、無線因特網(wǎng)模塊、局域通信模塊、全球定位系統(tǒng)(GPS)模塊、移動通信模塊等。通信單元2010中包括的有線或無線通信模塊可以根據(jù)各種通信標(biāo)準(zhǔn)連接到外部通信網(wǎng)絡(luò)以發(fā)送和接收數(shù)據(jù)。

輸入單元2020可以響應(yīng)于從使用者接收的命令而控制電子設(shè)備2000的操作，并可以包括機(jī)械開關(guān)、觸摸屏、語音識別模塊等中的一種或多種。此外，輸入單元2020可以包括在跟蹤球(track ball)中運(yùn)行的鼠標(biāo)或激光指示器方案或手指鼠標(biāo)器件。此外，輸入單元2020還可以包括允許使用者向其輸入數(shù)據(jù)的各種傳感器模塊。

輸出單元2030可以以聲音或圖像的形式輸出在電子設(shè)備2000中處理的信息，存儲器2040可以存儲用于處理器2050的處理和控制的程序。存儲器2040可以包括如以上參照圖1至圖15描述的根據(jù)本發(fā)明構(gòu)思的各個示例實施方式的至少一個半導(dǎo)體器件。處理器2050可以根據(jù)所要求的操作傳送命令到存儲器2040，從而存儲或取回數(shù)據(jù)。

存儲器2040可以被嵌入在電子設(shè)備2000中以與處理器2050通信或通過單獨(dú)的接口與處理器2050通信。在其中存儲器2040通過單獨(dú)的接口與處理器2050通信的情形下，處理器2050可以通過各種接口標(biāo)準(zhǔn)諸如SD、SDHC、SDXC、MICRO SD、USB標(biāo)準(zhǔn)等而存儲或取回數(shù)據(jù)。

處理器2050可以控制電子設(shè)備2000中包括的相應(yīng)部件的操作。處理器2050可以進(jìn)行與語音通信、電視電話、數(shù)據(jù)通信等相關(guān)的控制和處理，或者可以進(jìn)行用于多媒體再現(xiàn)和管理的控制和處理。此外，處理器2050可以處理由使用者通過輸入單元2020輸入的信息，并可以通過輸出單元2030輸出其結(jié)果。此外，處理器2050可以在存儲器2040中存儲控制如上所述的電子設(shè)備2000的操作所需的數(shù)據(jù)，或從存儲器2040取回數(shù)據(jù)。

圖21包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的系統(tǒng)3000的方框圖。

參照圖21，系統(tǒng)3000可以包括控制器3100、輸入/輸出器件3200、存儲器3300和接口3400。系統(tǒng)3000可以是移動系統(tǒng)。移動系統(tǒng)的示例可以包括PDA、便攜式計算機(jī)、網(wǎng)絡(luò)平板、無線電話、移動電話、數(shù)字音樂播放器和存儲卡。

控制器3100可以執(zhí)行程序并控制系統(tǒng)3000?？刂破?100可以是微處理器、數(shù)字信號處理器、微控制器或與其類似的裝置。

輸入/輸出器件3200可以用于輸入數(shù)據(jù)到系統(tǒng)3000或從系統(tǒng)3000輸出數(shù)據(jù)。系統(tǒng)3000可以連接到外部設(shè)備，例如個人計算機(jī)或網(wǎng)絡(luò)，并可以與外部設(shè)備交換數(shù)據(jù)。輸入/輸出器件3200可以是鍵區(qū)、鍵盤或顯示裝置。

存儲器3300可以存儲用于操作控制器3100的代碼和/或數(shù)據(jù)、和/或存儲由控制器3100處理的數(shù)據(jù)。存儲器3300可以包括根據(jù)本發(fā)明構(gòu)思的示例實施方式之一的半導(dǎo)體器件。

接口3400可以是系統(tǒng)3000和外部設(shè)備之間的數(shù)據(jù)傳輸路徑?？刂破?100、輸入/輸出器件3200、存儲器3300和接口3400可以經(jīng)由總線3500彼 此通信。

控制器3100和存儲器3300中的至少一個可以包括以上參照圖1至圖15描述的半導(dǎo)體器件中的至少一個。

以上公開的主題將被認(rèn)為是說明性的而不是限制性的，權(quán)利要求意欲覆蓋落入本發(fā)明構(gòu)思的實際精神和范圍內(nèi)的所有這樣的修改、改進(jìn)以及其它實施方式。因此，本發(fā)明構(gòu)思的范圍將由權(quán)利要求書及其等同物的最寬可允許解釋確定，而不應(yīng)受以上詳細(xì)描述約束或限制。

本申請要求于2015年5月21日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2015-0071011的優(yōu)先權(quán)，其內(nèi)容通過引用整體結(jié)合于此。