本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

在cmos工藝中，為了滿足不同的開啟電壓要求通常需要設(shè)計兩種不同厚度的柵極氧化層(gox)。其中較高電壓器件(hvmos)需要較厚的柵極氧化層，較低電壓器件(lvmos)則需要較薄的柵極氧化層。

然而在常規(guī)中工藝形成兩種不同厚度的柵極氧化層時，對高壓器件區(qū)域即厚柵極氧化層采用全面熱氧化方法，而對于低電壓器件區(qū)域則通過光刻后去除厚柵極氧化層再此進行全面熱氧化。因此，若采用以上方法形成兩種厚度差異較大的柵極氧化層，并在上述結(jié)構(gòu)上形成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)側(cè)壁形成柵極側(cè)墻(spacer)后，高壓器件源漏等區(qū)殘留柵氧去除過程極易引起低壓器件區(qū)隔離氧化膜過度損失而導(dǎo)致漏電概率增加。

因此，為了解決上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件的制造方法。

技術(shù)實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。

為了克服目前存在的問題，本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述方法包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括高壓器件區(qū)域和低壓器件 區(qū)域；

在所述半導(dǎo)體襯底上形成第一柵極氧化層；

在所述高壓器件區(qū)域內(nèi)的部分第一柵極氧化層表面上形成圖案化的掩膜層，其中，所述圖案化的掩膜層完全覆蓋預(yù)定形成第一柵極結(jié)構(gòu)及第一柵極側(cè)墻的區(qū)域，且暴露與預(yù)定形成的所述高壓器件區(qū)域內(nèi)的源漏區(qū)位置對應(yīng)的部分所述第一柵極氧化層和所述低壓器件區(qū)域的第一柵極氧化層，且被所述圖案化的掩膜層覆蓋的所述第一柵極氧化層的尺寸大于預(yù)定形成的所述第一柵極結(jié)構(gòu)的尺寸；

以所述圖案化的掩膜層為掩膜，去除暴露的第一柵極氧化層；

去除所述圖案化的掩膜層；

在所述半導(dǎo)體襯底上形成第二柵極氧化層，其中，所述第一柵極氧化層的厚度大于所述第二柵極氧化層的厚度。

進一步，在形成所述第二柵極氧化層之后，還包括步驟：

在所述高壓器件區(qū)域內(nèi)形成完全位于所述第一柵極氧化層上的所述第一柵極結(jié)構(gòu)，以及在所述低壓器件區(qū)域內(nèi)的所述第二柵極氧化層上形成第二柵極結(jié)構(gòu)；

在所述第一柵極結(jié)構(gòu)的側(cè)壁上以及所述第一柵極氧化層上形成第一柵極側(cè)墻，在所述第二柵極結(jié)構(gòu)的側(cè)壁上形成第二柵極側(cè)墻，并去除所述第一柵極側(cè)墻和所述第二柵極側(cè)墻外側(cè)的所述第二柵極氧化層。

進一步，被所述圖案化的掩膜層覆蓋的所述第一柵極氧化層的尺寸與預(yù)定形成的所述第一柵極結(jié)構(gòu)的尺寸之差等于預(yù)定形成的第一柵極側(cè)墻的底表面的尺寸。

進一步，所述掩膜層為光阻層。

進一步，形成所述圖案化的掩膜層的方法包括：在所述高壓器件區(qū)域內(nèi)的所述第一柵極氧化層上旋涂光阻層，利用形成圖案化的所述第一柵極氧化層的光罩，光罩所對應(yīng)所述高壓器件區(qū)域內(nèi)的源漏區(qū)的極性定義為第一模式，在該第一模式下，通過所述光罩對所述高壓器件區(qū)域內(nèi)的與其源漏區(qū)對應(yīng)的光阻層以及與所述低壓器件區(qū)域?qū)?yīng)的光阻層進行曝光并顯影去除，以形成所述圖案化的掩膜層。

進一步，在形成所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)之后，形 成所述第一柵極側(cè)墻和所述第二柵極側(cè)墻之前，還包括在所述高壓器件區(qū)域和所述低壓器件區(qū)域分別形成輕摻雜漏區(qū)的步驟。

進一步，所述第一柵極氧化層的厚度范圍為300～2000埃。

進一步，所述第二柵極氧化層的厚度范圍為20～110埃。

進一步，采用熱氧化的方法形成所述第一柵極氧化層和所述第二柵極氧化層。

進一步，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)均為多晶硅柵極結(jié)構(gòu)。

綜上所述，根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，可形成兩種厚度差較大的柵極氧化層，且可避免在后續(xù)形成柵極側(cè)墻時,在去除hvmos源漏區(qū)域殘留柵極氧化層過程引起低壓器件區(qū)域隔離氧化膜過度損失的現(xiàn)象出現(xiàn)，從而有效減少漏電發(fā)生幾率，提高了器件的性能和可靠性。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1a-圖1d為常規(guī)工藝形成不同厚度的柵極氧化層的方法的相關(guān)步驟依次實施所獲得結(jié)構(gòu)的剖視圖；

圖2a-圖2b為在以圖1a至1d所示的方法形成的雙柵極氧化層結(jié)構(gòu)基礎(chǔ)上形成多晶硅柵極和柵極側(cè)墻時所獲得結(jié)構(gòu)的剖視圖；

圖3a-圖3f為本發(fā)明的一實施例中的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；

圖4為本發(fā)明的另一個實施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避 免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。

應(yīng)當理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應(yīng)當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印?yīng)當明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其 它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。

這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

在cmos工藝中，為了滿足不同的開啟電壓要求通常需要設(shè)計兩種不同厚度的柵極氧化層(gox)。其中較高電壓器件(hvmos)需要較厚的柵極氧化層，較低電壓器件(lvmos)則需要較薄的柵極氧化層。

如圖1a至圖1d所示，現(xiàn)有工藝用于形成兩種不同厚度的柵極氧化層時，先提供襯底，該襯底已經(jīng)通過隔離氧化膜101定義有源區(qū)，對襯底進行一次熱氧化生成一層厚的氧化層102，之后，形成光阻層103覆蓋高電壓器件區(qū)域(hvmos)，對低電壓器件區(qū)域(lvmos)即薄柵極氧化層區(qū)進行光刻和蝕刻去除厚氧化層102，再對襯底進行第二次熱氧化生成一層薄的氧化層104。其中hvmos的柵極氧化層為兩次全面熱氧化共同形成，而lvmos的柵極氧化層則由第二次全面熱氧化所形成。

然而一些功率器件或者電源管理芯片其低壓器件操作電壓一般在3v～5v，而高壓器件操作電壓會達到40～100v,對應(yīng)的其低壓區(qū)域的柵極氧化層一般在70～110埃，而高壓區(qū)域其柵極氧化層厚度則會達到300～2000埃。對于形成這種厚度差異大的雙柵極氧化層，若采 用以上方法形成雙柵極氧化層(dualgox)則在之后的制程中容易出現(xiàn)以下問題：在以圖1a至1d所示的方法形成的雙柵極氧化層(dualgox)結(jié)構(gòu)為基礎(chǔ)，再如圖2a和圖2b所示，形成多晶硅柵極1，并在多晶硅柵極1的側(cè)壁上分別形成柵極側(cè)墻2，后續(xù)去除hvmos源漏區(qū)殘留柵極氧化層時容易引起lvmos區(qū)隔離氧化膜3過度損失而導(dǎo)致漏電概率增加。

因此，鑒于上述問題的存在，本發(fā)明提出一種新的半導(dǎo)體器件的制造方法，如圖4所示，該制造方法的主要步驟：

在步驟s301中，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括高壓器件區(qū)域和低壓器件區(qū)域；

在步驟s302中，在所述半導(dǎo)體襯底上形成具有第一厚度的第一柵極氧化層；

在步驟s303中，在所述高壓器件區(qū)域內(nèi)的部分第一柵極氧化層表面上形成圖案化的掩膜層，其中，所述圖案化的掩膜層完全覆蓋預(yù)定形成第一柵極結(jié)構(gòu)及第一柵極側(cè)墻的區(qū)域，且暴露與預(yù)定形成的所述高壓器件區(qū)域內(nèi)的源漏區(qū)位置對應(yīng)的部分所述第一柵極氧化層和所述低壓器件區(qū)域的第一柵極氧化層，且被所述圖案化的掩膜層覆蓋的所述第一柵極氧化層的尺寸大于預(yù)定形成的所述第一柵極結(jié)構(gòu)的尺寸；

在步驟s304中，以所述圖案化的掩膜層為掩膜，去除暴露的第一柵極氧化層；

在步驟s305中，去除所述圖案化的掩膜層；

在步驟s306中，在所述半導(dǎo)體襯底上形成具有第二厚度的第二柵極氧化層，其中，所述第一厚度大于所述第二厚度。

綜上所述，根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，可形成兩種厚度差較大的柵極氧化層，且可避免在后續(xù)形成柵極側(cè)墻時,在去除hvmos源漏區(qū)域殘留柵極氧化層過程引起低壓器件區(qū)域隔離氧化膜過度損失的現(xiàn)象出現(xiàn)，從而有效減少漏電發(fā)生幾率，提高了器件的性能和可靠性。

下面，參照圖3a至圖3f來描述本發(fā)明提出的半導(dǎo)體器件的制造方法一個示例性方法的詳細步驟。其中，圖3a至圖3f為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖。

作為示例，本發(fā)明的半導(dǎo)體器件的制造方法，具體包括如下步驟：

首先，如圖3a所示，提供半導(dǎo)體襯底(未示出)，所述半導(dǎo)體襯底包括高壓器件區(qū)域(hvmos)和低壓器件區(qū)域(lvmos)。

具體地，半導(dǎo)體襯底可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

在所述半導(dǎo)體襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)201，所述隔離結(jié)構(gòu)201為淺溝槽隔離(sti)結(jié)構(gòu)或者局部氧化硅(locos)隔離結(jié)構(gòu)。

在所述半導(dǎo)體襯底中形成n阱或者p阱結(jié)構(gòu)(well)，其中在高壓器件區(qū)域(hvmos)的半導(dǎo)體襯底中形成的阱結(jié)構(gòu)可以具有比在低壓器件區(qū)域(lvmos)的半導(dǎo)體襯底中形成的阱結(jié)構(gòu)更深的深度。

繼續(xù)參考圖3a，在所述半導(dǎo)體襯底上形成具有第一厚度的第一柵極氧化層202。

具體地，第一柵極氧化層202可以是氧化硅(sio2)或氮氧化硅(sion)。可以采用本領(lǐng)域技術(shù)人員所習(xí)知的氧化工藝例如爐管氧化、快速熱退火氧化(rto)、原位水蒸氣氧化(issg)等熱氧化方法形成氧化硅材質(zhì)的第一柵極氧化層202。對氧化硅執(zhí)行氮化工藝可形成氮氧化硅，其中，所述氮化工藝可以是高溫爐管氮化、快速熱退火氮化或等離子體氮化，當然，還可以采用其它的氮化工藝，這里不再贅述。

示例性地，第一柵極氧化層202的厚度范圍為300～2000埃，上述厚度范圍僅作為示例，對于其他適合的厚度也可使用于本發(fā)明。

本步驟中，形成的第一柵極氧化層202覆蓋高壓器件區(qū)域(hvmos)和低壓器件區(qū)域(lvmos)的半導(dǎo)體襯底。

接著，如圖3b所示，在所述高壓器件區(qū)域內(nèi)的部分第一柵極氧化層202表面上形成圖案化的掩膜層203，其中，所述圖案化的掩膜層203完全覆蓋預(yù)定形成第一柵極結(jié)構(gòu)及第一柵極側(cè)墻的區(qū)域，且暴露與預(yù)定形成的所述高壓器件區(qū)域內(nèi)的源漏區(qū)位置對應(yīng)的部分所述第一柵極氧化層和所述低壓器件區(qū)域的第一柵極氧化層，且被所述圖案化的掩膜層203覆蓋的所述第一柵極氧化層的尺寸大于預(yù)定形成的所述第一柵極結(jié)構(gòu)的尺寸。

具體地，該掩膜層203可以包括數(shù)種掩模材料的任何一種，包括但不限于：硬掩模材料和光阻掩模材料。本實施中，較佳地使用光阻層作為掩模材料。

在一個示例中，以光阻層作為掩膜材料，其中，形成圖案化的掩膜層203的方法包括以下步驟：

在所述高壓器件區(qū)域內(nèi)的所述第一柵極氧化層202上旋涂光阻層，利用形成圖案化的第一柵極氧化層的光罩，將所述光罩對應(yīng)所述高壓器件區(qū)域內(nèi)的源漏區(qū)的極性(tone)定義為第一模式，在該第一模式下，通過所述光罩對所述高壓器件區(qū)域內(nèi)的與其源漏區(qū)對應(yīng)的光阻層進行曝光并顯影去除，以形成所述圖案化的掩膜層203，例如，在所述光阻層為正光阻時，將光罩中高電壓器件的源漏區(qū)域的極性(tone)定義為透光區(qū)(clear)，也即將光罩的hvmos的源漏區(qū)域定義為刻蝕區(qū)，之后經(jīng)過曝光顯影，可將與所述高壓器件區(qū)域內(nèi)的源漏區(qū)對應(yīng)的光阻層去除，從而暴露其下方的第一柵極氧化層202。

進一步地，被所述圖案化的掩膜層203覆蓋的所述第一柵極氧化層202的尺寸與預(yù)定形成的所述第一柵極結(jié)構(gòu)的尺寸之差等于預(yù)定形成的第一柵極側(cè)墻的底表面(也即后續(xù)位于所述第一柵極氧化層202上的面)的尺寸，以保證之后步驟中形成的第一柵極結(jié)構(gòu)其側(cè)壁上的第一柵極側(cè)墻全部位于第一柵極氧化層上。

接著，如圖3c所示，以所述圖案化的掩膜層203為掩膜，去除暴露的第一柵極氧化層202。

其中，對于第一柵極氧化層202的去除既可以采用干法刻蝕也可以采用濕法刻蝕。干法刻蝕能夠采用基于氟化碳氣體的各向異性刻蝕 法。濕法刻蝕能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑(bufferoxideetchant(boe))或氫氟酸緩沖溶液(buffersolutionofhydrofluoricacid(bhf))，刻蝕停止于半導(dǎo)體襯底的表面上。

經(jīng)過本步驟的過程，僅保留了所述高壓器件區(qū)域內(nèi)的形成有圖案化的掩膜層203的下方的部分第一柵極氧化層202。

接著，如圖3d所示，去除所述圖案化的掩膜層203，在所述半導(dǎo)體襯底上形成第二柵極氧化層204，其中，所述第一柵極氧化層202的厚度大于所述第二柵極氧化層204的厚度。

根據(jù)掩膜層203的材料類型選擇適合的去除方法，示例性地，所述掩膜層203為光阻層，則可使用灰化的方法或者濕法清洗等方法將其去除。

具體地，第二柵極氧化層204可以是氧化硅(sio2)或氮氧化硅(sion)?？梢圆捎帽绢I(lǐng)域技術(shù)人員所習(xí)知的氧化工藝例如爐管氧化、快速熱退火氧化(rto)、原位水蒸氣氧化(issg)等熱氧化方法形成氧化硅材質(zhì)的第二柵極氧化層204。對氧化硅執(zhí)行氮化工藝可形成氮氧化硅，其中，所述氮化工藝可以是高溫爐管氮化、快速熱退火氮化或等離子體氮化，當然，還可以采用其它的氮化工藝，這里不再贅述。

示例性地，所述第二柵極氧化層204的厚度范圍為20～110埃，上述厚度范圍僅作為示例，對于其他適合的厚度也可使用于本發(fā)明?？赏ㄟ^控制熱氧化方法的溫度和氧化時間等參數(shù)，來實現(xiàn)對于氧化層厚度的控制，再此不做具體限制。

本步驟中，形成的第二柵極氧化層204覆蓋高壓器件區(qū)域(hvmos)和低壓器件區(qū)域(lvmos)的半導(dǎo)體襯底。

接著，如圖3e所示，在所述高壓器件區(qū)域內(nèi)形成完全位于所述第一柵極氧化層202上的所述第一柵極結(jié)構(gòu)2051，以及在所述低壓器件區(qū)域內(nèi)的所述第二柵極氧化層204上形成第二柵極結(jié)構(gòu)2052。

示例性地，所述第一柵極結(jié)構(gòu)2051和第二柵極結(jié)構(gòu)2052均為虛擬柵極。

具體地，可先在所述半導(dǎo)體襯底上沉積虛擬柵極材料層，所述虛 擬柵極材料包含但不限于硅、多晶硅、摻雜的多晶硅和多晶硅-鍺合金材料(即，具有從每立方厘米大約1×1018到大約1×1022個摻雜原子的摻雜濃度)以及多晶硅金屬硅化物(polycide)材料(摻雜的多晶硅/金屬硅化物疊層材料)。

類似地，也可以采用數(shù)種方法的任何一個形成前述材料。非限制性實例包括自對準金屬硅化物方法。通常，所述柵極材料包括具有厚度從大約50埃到大約2000埃的摻雜的多晶硅材料。

所述多晶硅柵極材料的形成方法可選用低壓化學(xué)氣相淀積(lpcvd)工藝。形成所述多晶硅層的工藝條件包括：反應(yīng)氣體為硅烷(sih4)，所述硅烷的流量范圍可為100～200立方厘米/分鐘(sccm)，如150sccm；反應(yīng)腔內(nèi)溫度范圍可為700～750攝氏度；反應(yīng)腔內(nèi)壓力可為250～350mtorr，如300mtorr；所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(he)或氮氣，所述氦氣和氮氣的流量范圍可為5～20升/分鐘(slm)，如8slm、10slm或15slm。

然后對所述虛擬柵極材料層進行蝕刻，以得到第一柵極結(jié)構(gòu)2051和第二柵極結(jié)構(gòu)2052，具體地，在本發(fā)明的實施例中，首先在所述虛擬柵極材料層上形成圖案化的光阻層，所述光阻層定義了所述第一柵極結(jié)構(gòu)2051和第二柵極結(jié)構(gòu)2052的形狀以及關(guān)鍵尺寸的大小，以所述光阻層為掩膜蝕刻所述虛擬柵極材料層，以形成第一柵極結(jié)構(gòu)2051和第二柵極結(jié)構(gòu)2052，然后去除所述光阻層，所述光阻層的去除方法可以選用氧化灰化法，還可以選用本領(lǐng)域中常用的其他方法，在此不再贅述。

其中，為了使得第一柵極結(jié)構(gòu)2051完全形成于第一柵極氧化層202上，要進行對準過程。

還可選擇性地執(zhí)行形成輕摻雜漏(ldd)的步驟，形成輕摻雜漏(ldd)的方法可以是離子注入工藝或擴散工藝。所述ldd注入的離子類型根據(jù)將要形成的半導(dǎo)體器件的電性決定，即形成的器件為nmos器件，則ldd注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為pmos器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。

接著，如圖3f所示，在所述第一柵極結(jié)構(gòu)2051的側(cè)壁上以及所述第一柵極氧化層202上形成第一柵極側(cè)墻2061，在所述第二柵極結(jié)構(gòu)2052的側(cè)壁上形成第二柵極側(cè)墻2062。

第一柵極側(cè)墻2061和第二柵極側(cè)墻2062可以為sio2、sin、siocn中一種或者它們組合構(gòu)成。作為本實施例的一個較佳實施方式，所述第一柵極側(cè)墻2061和第二柵極側(cè)墻2062為氧化硅、氮化硅共同組成，具體工藝為：在半導(dǎo)體襯底上形成第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成第一柵極側(cè)墻2061和第二柵極側(cè)墻2062。

示例性地，從底表面(也即位于所述第一柵極氧化層202上的面)開始測量，所述第一柵極側(cè)墻2061和第二柵極側(cè)墻2062的厚度可以為5～50nm。

需要說明的是，柵極側(cè)墻結(jié)構(gòu)是可選的而非必需的，其主要用于在后續(xù)進行蝕刻或離子注入時保護柵極結(jié)構(gòu)的側(cè)壁不受損傷。

在此步驟中，還包括同時刻蝕去除第一柵極側(cè)墻2061和第二柵極側(cè)墻2062外側(cè)的所有第二柵極氧化層204的步驟。而由于被刻蝕的第二柵極氧化層204具有基本相同的厚度，因此不會出現(xiàn)對于隔離結(jié)構(gòu)201過度刻蝕的問題，從而有效減少漏電發(fā)生幾率。

至此，完成了本發(fā)明實施例的半導(dǎo)體器件的關(guān)鍵步驟，對于完整的器件制作還需其他前序步驟，中間步驟或者后續(xù)步驟，在此不再贅述。

綜上所述，根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，可形成兩種厚度差較大的柵極氧化層，且可避免在后續(xù)形成柵極側(cè)墻時,在去除hvmos源漏區(qū)域殘留柵極氧化層過程引起低壓器件區(qū)域隔離氧化膜過度損失的現(xiàn)象出現(xiàn)，從而有效減少漏電發(fā)生幾率，提高了器件的性能和可靠性。

本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局 限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。