1.一種用于制造集成電路(CI)的方法，包括制造至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，所述制造包括形成具有通過(guò)光刻控制的有源表面(D)的臨界尺寸的溝道區(qū)域(ZC)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述溝道區(qū)域(ZC)的形成包括：在第一導(dǎo)電類型的半導(dǎo)體阱(21)中形成第二導(dǎo)電類型的兩個(gè)柵極區(qū)域(46)，所述溝道區(qū)域的有源表面(D)的所述臨界尺寸通過(guò)所述兩個(gè)柵極區(qū)域(46)之間的間隔來(lái)限定。
3.根據(jù)權(quán)利要求2所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的制造還包括：形成與所述兩個(gè)柵極區(qū)域(71)接觸的所述第二導(dǎo)電類型的柵極接觸區(qū)域(71)。
4.根據(jù)權(quán)利要求2或3所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T)的制造還包括漏極區(qū)域的形成，所述形成包括：在所述阱(21)下方形成比所述阱(21)更重?fù)诫s的所述第一導(dǎo)電類型的隱埋層(11)，以及形成所述第一導(dǎo)電類型且從所述阱(21)的表面向下延伸到所述隱埋層(11)的接觸阱(31)。
5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的形成還包括：形成與所述溝道區(qū)域(ZC)接觸的所述第一導(dǎo)電類型的源極區(qū)域(81)。
6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法，還包括：在適當(dāng)導(dǎo)電類型的對(duì)應(yīng)阱內(nèi)，形成同時(shí)利用所述至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的制造來(lái)制造的第一導(dǎo)電類型的至少一個(gè)雙極晶體管(T2)、第二導(dǎo)電類型的至少一個(gè)雙極晶體管(T4)、第一導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T5)和第二導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T3)。
7.根據(jù)權(quán)利要求2和6所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的所述柵極區(qū)域(46)的形成同時(shí)地，在所述第一導(dǎo)電類型的雙極晶體管(T2)的阱(22)內(nèi)形成所述第二導(dǎo)電類型 的場(chǎng)注入?yún)^(qū)域(42)。
8.根據(jù)結(jié)合權(quán)利要求6和7中任一項(xiàng)的權(quán)利要求3所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的所述柵極接觸區(qū)域(71)的形成同時(shí)地，形成所述第二導(dǎo)電類型的雙極晶體管(T4)的發(fā)射極區(qū)域(74)和/或所述第二導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管(T3)的源極/漏極區(qū)域(73)。
9.根據(jù)結(jié)合權(quán)利要求6至8中的一項(xiàng)的權(quán)利要求4所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的漏極區(qū)域的形成同時(shí)地，形成所述第一導(dǎo)電類型的雙極晶體管(T2)的集電極區(qū)域，包括形成所述第一導(dǎo)電類型的比所述雙極晶體管的半導(dǎo)體阱(22)更重?fù)诫s的隱埋層(12)以及形成從所述雙極晶體管(T2)的所述阱(22)的表面向下延伸到所述隱埋層(12)的所述第一導(dǎo)電類型的接觸阱(32)。
10.根據(jù)結(jié)合權(quán)利要求6至9中的一項(xiàng)的權(quán)利要求5所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的源極區(qū)域(81)的形成同時(shí)地，形成所述第一導(dǎo)電類型的雙極晶體管(T2)的發(fā)射極區(qū)域(82)和/或所述第一導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管(T5)的源極/漏極區(qū)域(85)。
11.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造集成電路的方法，包括用于垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的多個(gè)同時(shí)制造工藝，在公共的光刻步驟期間，根據(jù)晶體管的不同來(lái)控制所述溝道區(qū)域(ZC)的有源表面(D)的各個(gè)臨界尺寸。
12.一種集成電路，包括至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，包括第一導(dǎo)電類型的半導(dǎo)體阱(21)、漏極區(qū)域、接觸阱(31)、柵極區(qū)域(46)和源極區(qū)域(81)，其中所述漏極區(qū)域包括所述第一導(dǎo)電類型的比所述阱(21)更重?fù)诫s的隱埋層(11)，所述接觸阱為所述第一導(dǎo)電類型且從所述阱(21)的表面向下延伸到所述隱埋層(11)，所述柵極區(qū)域包括約束溝道區(qū)域(ZC)的填充有第二導(dǎo)電類型的半導(dǎo)體材料的兩個(gè)溝槽，并且所述源極區(qū)域?yàn)樗龅谝粚?dǎo)電類 型且位于所述溝道區(qū)域(ZC)的頂部上。
13.根據(jù)權(quán)利要求12所述的集成電路，還包括：第一導(dǎo)電類型的至少一個(gè)雙極晶體管(T2)、第二導(dǎo)電類型的至少一個(gè)雙極晶體管(T4)、第一導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T5)和第二導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T3)。
14.根據(jù)權(quán)利要求13所述的集成電路，其中所述結(jié)場(chǎng)效應(yīng)晶體管(T1)的所述隱埋層(11)和所述漏極接觸阱(31)位于與雙極晶體管(T2、T4)的集電極區(qū)域的隱埋層(12、14)和接觸阱(32、34)相同的層級(jí)處。
15.根據(jù)權(quán)利要求13或14所述的集成電路，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的柵極區(qū)域(46)位于與所述雙極晶體管(T2、T4)的場(chǎng)注入?yún)^(qū)域(42)相同的層級(jí)處。
16.根據(jù)權(quán)利要求13至15中任一項(xiàng)所述的集成電路，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的源極區(qū)域(81)位于與所述第一導(dǎo)電類型的雙極晶體管(T2)的發(fā)射極區(qū)域(82)相同的層級(jí)處和/或與所述第一導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管(T5)的漏極/源極區(qū)域(85)相同的層級(jí)處。
17.根據(jù)權(quán)利要求13至16中任一項(xiàng)所述的集成電路，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)包括柵極接觸區(qū)域(71)，所述柵極接觸區(qū)域?yàn)樗龅诙?dǎo)電類型、與所述柵極區(qū)域(46)接觸并且位于與所述第二導(dǎo)電類型的雙極晶體管(T4)的發(fā)射極區(qū)域(74)相同的層級(jí)處和/或與所述第二導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管(T3)的漏極/源極區(qū)域(73)相同的層級(jí)處。
18.根據(jù)權(quán)利要求12至17中任一項(xiàng)所述的集成電路，包括多個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，各個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的溝道區(qū)域(ZC)具有根據(jù)晶體管不同的有源表面(D)的臨界尺寸。
19.一種集成電路，包括形成單元結(jié)構(gòu)的根據(jù)權(quán)利要求12至17中任一項(xiàng)所述的多個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)。