2015年6月3日提交的日本專利申請(qǐng)2015-113074號(hào)的公開(kāi)，包括說(shuō)明書(shū)、附圖和摘要，以引用的方式全部并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，例如，其可適用于包括溝槽柵極型IGBT(絕緣柵極雙極晶體管)的半導(dǎo)體器件。

背景技術(shù)：

對(duì)于包括IGBT的功率半導(dǎo)體器件而言，理想的是具有低導(dǎo)通狀態(tài)電壓的特征和高速關(guān)斷的特征。用于在溝槽柵極型IGBT中實(shí)現(xiàn)低導(dǎo)通狀態(tài)電壓的第一種方法是，設(shè)置在溝槽柵極之間的間距為寬的區(qū)域、和在溝槽柵極之間的間距為窄的區(qū)域。進(jìn)一步地，在溝槽柵極之間的間距為寬的區(qū)域中，設(shè)置浮置層以替代至發(fā)射極電極的接觸(例如，見(jiàn)日本特開(kāi)2013-140885號(hào)公報(bào)([專利文件1])。在這種情況下，空穴電流僅僅在柵極電極之間的間隔為窄并且空穴濃度在發(fā)射極電極附近增加的部分中流動(dòng)。由于在該處誘發(fā)了電子(載流子注入效應(yīng))，所以可以減小導(dǎo)通狀態(tài)電壓。

用于實(shí)現(xiàn)低導(dǎo)通狀態(tài)電壓的第二種方法是，在允許在溝槽柵極之間的間距一致的同時(shí)使間距間隔變窄。根據(jù)第二種方法，為了減小柵極電容，替代向溝槽柵極中的一些給予柵極電位，給予發(fā)射極電位(例如，見(jiàn)日本特開(kāi)2003-188382號(hào)公報(bào)([專利文件2])。

作為與上面描述的第二種方法相似的方法，非專利文件1公開(kāi)了以下方法。在該方法中，通過(guò)擴(kuò)寬柵極溝槽自身的寬度而最小化在溝槽之間的臺(tái)體的寬度，這就阻止了空穴電流的輕易流動(dòng)。結(jié)果，增強(qiáng)了載流子注入效果。

進(jìn)一步地，雖然上面未直接涉及，但是在溝槽柵極型IGBT中，為了阻止電場(chǎng)集中到溝槽柵極的底部上，存在將浮置P區(qū)域設(shè)置在溝槽柵極的底部附近的情況(例如，見(jiàn)日本特開(kāi)2003-520430號(hào)公報(bào)(PTC申請(qǐng)的譯文)[專利文件3])。

[專利文件1]

日本特開(kāi)2013-140885號(hào)公報(bào)

[專利文件2]

日本特開(kāi)2003-188382號(hào)公報(bào)

[專利文件3]

日本特開(kāi)2003-520430號(hào)公報(bào)(PCT申請(qǐng)的譯文)

[非專利文件1]

M.Sumitomo等人的“Low Loss IGBT with Partially Narrow Mesa Structure(PNM-IGBT)”，第24屆International Symposium on Power Semiconductor Devices and ICs論文集，ISPSD'12，第17-20頁(yè)，2012。

技術(shù)實(shí)現(xiàn)要素：

當(dāng)研究上述減小導(dǎo)通電阻的第二種方法時(shí)，本申請(qǐng)的發(fā)明人已經(jīng)以下發(fā)現(xiàn)尚未定論的問(wèn)題。即，當(dāng)在溝槽柵極之間的間距變窄時(shí)，在兩個(gè)相鄰溝槽之間的區(qū)域，變得具有基本上均勻的電位，從而在關(guān)斷的時(shí)候延遲空穴的排出操作，這將在下面的各個(gè)實(shí)施例中進(jìn)行詳細(xì)描述。由此，當(dāng)在溝槽柵極之間的間距變窄時(shí)，關(guān)斷損耗增加。

其它問(wèn)題和新穎特征將通過(guò)本說(shuō)明書(shū)和所附附圖的說(shuō)明顯而易見(jiàn)。

根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件具有溝槽柵極型IGBT元件，該溝槽柵極型IGBT元件形成在半導(dǎo)體襯底之上。IGBT元件包括：被給予柵極電位的多個(gè)柵極溝槽電極、以及被給予發(fā)射極電位的多個(gè)發(fā)射極溝槽電極。至發(fā)射極電極層的接觸形成在每?jī)蓚€(gè)相鄰的溝槽電極之間。就這一點(diǎn)而言，在半導(dǎo)體襯底中，形成P型浮置區(qū)域，該P(yáng)型浮置區(qū)域經(jīng)由絕緣膜與發(fā)射極溝槽電極中的至少一些的底部接觸。

根據(jù)上面的實(shí)施例，可以提供一種包括具有低導(dǎo)通狀態(tài)電壓和低 關(guān)斷損耗的特征的IGBT元件的半導(dǎo)體器件。

附圖說(shuō)明

圖1是示出了根據(jù)第一實(shí)施例的IGBT元件的配置的截面圖；

圖2A和圖2B示出了在關(guān)斷狀態(tài)下的IGBT元件1中的N-型漂移層的電位分布；

圖3圖示了空穴的在圖1的IGBT元件中的在關(guān)斷的時(shí)候的排出操作；

圖4是在IGBT元件的在形成N型空穴阻擋層之后的制造步驟中的截面圖；

圖5是在IGBT元件的在形成形成硬掩膜的溝槽之后的制造步驟中的截面圖；

圖6是在IGBT的制造步驟中的截面圖，示出了形成溝槽硬掩膜處理抗蝕劑膜的狀態(tài)；

圖7是在IGBT元件的在處理形成硬掩膜的溝槽之后的制造步驟中的截面圖；

圖8是在IGBT元件的在形成溝槽之后的制造步驟中的截面圖；

圖9是在IGBT元件的在形成P型浮置區(qū)域之后的制造步驟中的截面圖；

圖10是在IGBT元件的在去除形成硬掩膜的溝槽之后的制造步驟中的截面圖；

圖11是在IGBT元件的制造步驟中的截面圖，示出了執(zhí)行N型空穴阻擋層的驅(qū)入擴(kuò)散并且然后形成柵極氧化物膜的狀態(tài)；

圖12是在IGBT元件的在沉積用于埋置電極的摻雜多晶硅膜之后的制造步驟中的截面圖；

圖13是在IGBT元件的在對(duì)摻雜多晶硅膜進(jìn)行回蝕刻處理之后的制造步驟中的截面圖；

圖14是在IGBT元件的在去除在溝槽外部的柵極絕緣膜之后的制造步驟中的截面圖；

圖15是在IGBT的制造步驟中的截面圖，示出了在形成用于離子注入的氧化物膜之后通過(guò)離子注入形成P型本體層的狀態(tài)；

圖16是在IGBT元件的在形成N+型發(fā)射極區(qū)域之后的制造步驟中的截面圖；

圖17是在IGBT元件的在形成層間絕緣膜之后的制造步驟中的截面圖；

圖18是在IGBT元件的制造步驟中的截面圖，示出了通過(guò)將圖案化抗蝕劑用作掩膜在層間絕緣層中形成接觸溝槽的狀態(tài)；

圖19是在IGBT元件的制造步驟中的截面圖，示出了將接觸溝槽挖到P型本體的內(nèi)部中的狀態(tài)；

圖20是在IGBT元件的在形成P+本體接觸區(qū)域和P+型閂鎖阻止區(qū)域之后的制造步驟中的截面圖；

圖21是在IGBT元件的在形成金屬發(fā)射極電極層之后的制造步驟中的截面圖；

圖22是圖示了半導(dǎo)體襯底的背面研磨的截面圖；

圖23是示出了在圖1中的IGBT的制造步驟的流程圖；

圖24是示出了根據(jù)第二實(shí)施例的IGBT元件的配置的截面圖；

圖25是溝槽E4和G2的部分放大截面圖；

圖26示出了在IGBT元件的關(guān)斷狀態(tài)下的簡(jiǎn)單等效電路；

圖27是示出了根據(jù)第三實(shí)施例的IGBT元件的配置的截面圖；

圖28圖示了空穴的在圖27的IGBT元件中的在關(guān)斷的時(shí)候的排出操作；

圖29是示出了根據(jù)第四實(shí)施例的IGBT元件的配置的截面圖；

圖30是示出了在圖29中的IGBT的制造步驟的流程圖；

圖31是在圖29中的IGBT元件的在形成P型浮置區(qū)域之后(在圖30中的步驟S255之后)的制造步驟中的截面圖；

圖32示出了，在第五實(shí)施例中的IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域在襯底平面中的布置；

圖33是IGBT元件的沿著圖32的線XXXIII-XXXIII所作的截面 圖；

圖34是IGBT元件的沿著圖32的線XXXIV-XXXXIV所作的截面圖；

圖35是在圖32中的IGBT元件的在形成P型浮置區(qū)域之后(在圖30中的步驟S255之后)的制造步驟中的截面圖；

圖36示出了，在第一修改例的IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域在襯底平面中的布置；

圖37示出了，在第二修改例的IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域在襯底平面中的布置；

圖38示出了，在第三修改例的IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域在襯底平面中的布置；

圖39示出了，在第四修改例IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域的在襯底平面中的布置；以及

圖40示出了，在第五修改例IGBT元件中，溝槽電極、N+型發(fā)射極區(qū)域和P型浮置區(qū)域在襯底平面中的布置。

具體實(shí)施方式

現(xiàn)在，將參照附圖對(duì)本發(fā)明的各個(gè)實(shí)施例進(jìn)行詳細(xì)描述。然而，截面圖和平面圖中的每一個(gè)都表示典型示例，并且每個(gè)附圖的尺寸大小不與其實(shí)際尺寸成比例。在以下說(shuō)明中，相同或者相似的部件用相同的附圖標(biāo)記表示，并且原則上不再對(duì)其重復(fù)說(shuō)明。

<第一實(shí)施例>

[IGBT的配置]

圖1是示出了根據(jù)第一實(shí)施例的IGBT元件1的配置的截面圖。在本說(shuō)明書(shū)的截面圖中，與半導(dǎo)體襯底垂直的方向稱為“Z方向”，并且在半導(dǎo)體襯底的平面中的方向稱為“X方向”和“Y方向”。在圖1中，示出了XZ截面。雖然在X方向上的兩端均被切斷，但是實(shí)際上，相同配置周期性地重復(fù)數(shù)次。假設(shè)，在Y方向上，與在圖1中的截面形式相似的截面形式連續(xù)地設(shè)置(即，每個(gè)層和每個(gè)區(qū)域在Y方向上延 伸)。然而，多個(gè)P型浮置區(qū)域36和N+型發(fā)射極區(qū)域18可以局部地設(shè)置在Y方向上。這種示例將在第五實(shí)施例中進(jìn)行說(shuō)明。

IGBT元件1基于主要用作N-型漂移層10的N-型半導(dǎo)體襯底64而形成。在下面的說(shuō)明中，在N-型半導(dǎo)體襯底64的+Z方向側(cè)(上側(cè))的表面稱為“第一主表面或者表面(正表面)”，并且在-Z方向側(cè)(下側(cè))的表面稱為“第二主表面或者背表面”。

如圖1所示，IGBT元件1包括：作為雜質(zhì)層的、從靠近N-型半導(dǎo)體襯底64的第一主表面64a之側(cè)開(kāi)始的、P型本體層24和N型空穴阻擋層12。IGBT元件1進(jìn)一步包括：從靠近第二主表面64b之側(cè)開(kāi)始的、P型集電極層30和N型場(chǎng)停止層28。夾設(shè)在N型空穴阻擋層12與N型場(chǎng)停止層28之間的區(qū)域，用作N-型漂移層10。

雜質(zhì)濃度高于N-型漂移層10的雜質(zhì)濃度的N型空穴阻擋層12，設(shè)置在N-型漂移層10與P型本體層24之間，從而使得可以抑制空穴汲出至稍后描述的金屬發(fā)射極電極層32，從而產(chǎn)生增強(qiáng)導(dǎo)電率調(diào)制并且減小導(dǎo)通狀態(tài)電壓的效果。然而，N型空穴阻擋層12不是必要的。當(dāng)未設(shè)置N型空穴阻擋層12時(shí)，用于N型空穴阻擋層12的區(qū)域成為N-型漂移層10。

能夠通過(guò)在N-型漂移層10與P型集電極層30之間設(shè)置雜質(zhì)濃度高于N-型漂移層10的雜質(zhì)濃度的N型場(chǎng)停止層28，阻止耗盡層在關(guān)斷的時(shí)候到達(dá)P型集電極層30。N型場(chǎng)停止層28不是必要的，當(dāng)未設(shè)置N型場(chǎng)停止層28時(shí)，應(yīng)該使N-型漂移層10更厚。

在IGBT元件1中，形成有多個(gè)溝槽(凹槽)60，該多個(gè)溝槽(凹槽)60從第一主表面64a穿過(guò)P型本體層24并且到達(dá)在N-型漂移層10與N型空穴阻擋層12之間的邊界附近。在半導(dǎo)體襯底64的平面圖中，多個(gè)溝槽60在Y方向上延伸，并且在X方向上布置成行。IGBT元件1包括：柵極絕緣膜22，該柵極絕緣膜22形成在每個(gè)溝槽60的內(nèi)表面之上；以及埋置電極(也稱為溝槽電極)20(20G、20E)，該掩膜電極20經(jīng)由柵極絕緣層22嵌入在溝槽60內(nèi)部。

埋置電極20包括：用作柵極電極的電極(柵極溝槽電極20G)的 電極；以及被給予發(fā)射極電位(稍后描述的金屬發(fā)射極電極層32的電位)的電極(發(fā)射極溝槽電極20E)。在圖1中示出的情況下，柵極溝槽電極20G形成在溝槽G1和G2內(nèi)部，并且發(fā)射極溝槽電極20E形成在溝槽E1至E6內(nèi)部。

如圖1所示，通常，溝槽60(E5、G1、E1至E4、G2、E6)按照一致的間距形成。然而，一致的間距不是必要的。而且，在圖1中，一個(gè)柵極溝槽電極20G(溝槽G1)和連續(xù)的四個(gè)發(fā)射極溝槽電極20E(溝槽E1至E4)按照重復(fù)的方式交替布置在X方向上。然而，配置不限于此。例如，可以增加或者減少連續(xù)地布置的發(fā)射極溝槽電極20E的數(shù)量?？商娲兀梢赃B續(xù)地布置多個(gè)柵極溝槽電極20G。

通常，可以通過(guò)增加發(fā)射極溝槽電極20E相對(duì)于柵極溝槽電極20G的比例，來(lái)減小柵極電容。另一方面，可以通過(guò)增加?xùn)艠O溝槽電極20G相對(duì)于發(fā)射極溝槽電極20E的比例，來(lái)升高飽和電流密度。使溝槽60的間距越窄、以便改進(jìn)空穴累積效果，在相同芯片面積區(qū)域(area)中的溝槽密度越高。因此，有必要增加發(fā)射極溝槽電極20E的比例，以抑制柵極電容的增加。

IGBT元件1進(jìn)一步包括：多個(gè)N+型發(fā)射極區(qū)域18、層間絕緣層26、金屬發(fā)射極電極層32、多個(gè)P+型本體接觸區(qū)域16、多個(gè)P+型閂鎖阻止區(qū)域14、和金屬集電極電極層34。而且，在圖1中示出的情況下，用于離子注入的薄絕緣膜23形成在埋置電極20和P型本體層24的表面之上。

多個(gè)N+型發(fā)射極區(qū)域18形成在P型本體層24的正表面部分之上、與柵極溝槽電極20G的兩側(cè)(或者一側(cè))相鄰。N+型發(fā)射極區(qū)域18電耦合至金屬發(fā)射極電極層32。

層間絕緣層26形成在半導(dǎo)體襯底64的第一主表面64a之上。層間絕緣層26放置在埋置電極20與金屬發(fā)射極電極層32之間，以在它們之間實(shí)現(xiàn)電絕緣。如圖1所示，在每?jī)蓚€(gè)相鄰的埋置電極20之間，形成有穿過(guò)層間絕緣層26并且到達(dá)P型本體層24的內(nèi)部的接觸溝槽62(或者接觸孔)。N+型發(fā)射極區(qū)域18設(shè)置在接觸溝槽62與 柵極溝槽電極20G之間。

金屬發(fā)射極電極層32形成在層間絕緣層26的上表面之上，以便填充接觸溝槽62。由此，金屬發(fā)射極電極層32電耦合至N+型發(fā)射極區(qū)域18和P型本體層24。因此，在圖1中示出的IGBT元件1的配置的情況下，在每?jī)蓚€(gè)相鄰的溝槽60之間，金屬發(fā)射極電極層32總是電耦合至P型本體層24。即，在IGBT單元(IGBT元件1的基本配置)中，不存在阻擋空穴的排出路徑的障礙。

在接觸溝槽62的底部處，P+型本體接觸區(qū)域16設(shè)置在金屬發(fā)射極電極層32與P型本體層24之間的邊界中。通過(guò)允許P+型本體接觸區(qū)域16的雜質(zhì)濃度高于P型本體層24的雜質(zhì)濃度，可以在P+型本體接觸區(qū)域16與金屬發(fā)射極電極層32之間實(shí)現(xiàn)良好的歐姆接觸。

當(dāng)注入P+雜質(zhì)時(shí)，在每?jī)蓚€(gè)相鄰溝槽60之間的中央部分附近，在P+型本體接觸區(qū)域16的下端與N型空穴阻擋層12的上部之間的區(qū)域中，形成P+型閂鎖阻止區(qū)域14。即，P+型閂鎖阻止區(qū)域14形成在N型空穴阻擋層12的區(qū)域的部分和P型本體層24的內(nèi)部。P+型閂鎖阻止區(qū)域14的雜質(zhì)濃度高于P型本體層24的雜質(zhì)濃度。P+型閂鎖阻止區(qū)域14不是必要的。然而，通過(guò)提供該區(qū)域，在關(guān)斷的時(shí)候，空穴更容易逃逸到金屬發(fā)射極電極層32中，并且可以抑制閂鎖現(xiàn)象的發(fā)生。

P+型本體接觸區(qū)域16和P+型閂鎖阻止區(qū)域14不與溝槽60接觸。在這兩個(gè)區(qū)域之間，設(shè)置有雜質(zhì)濃度更低的P型本體層24。理由在于，當(dāng)IGBT1在導(dǎo)通狀態(tài)下時(shí)，反型層(溝道)必須形成在柵極溝槽電極20G附近的P型本體層24中。

金屬集電極電極層34形成在半導(dǎo)體襯底64的第二主表面64b之上，以便與P型集電極層30接觸。

IGBT元件1進(jìn)一步包括多個(gè)P型浮置區(qū)域36，該多個(gè)P型浮置區(qū)域36設(shè)置在N型空穴阻擋層12與N-型漂移層10之間的邊界附近，并且經(jīng)由柵極絕緣膜22與發(fā)射極溝槽電極20E接觸。在圖1中示出的情況下，P型浮置區(qū)域36設(shè)置在每個(gè)發(fā)射極溝槽電極20E的底部 附近。如在第四實(shí)施例和第五實(shí)施例中所描述的，P型浮置區(qū)域36可以形成為在X方向上延伸，即，聯(lián)接嵌入有多個(gè)發(fā)射極溝槽電極20E的溝槽的底部。

P型浮置區(qū)域36具有在關(guān)斷的時(shí)候促進(jìn)空穴排出的效果。稍后將參照?qǐng)D3對(duì)空穴排出的操作進(jìn)行詳細(xì)描述。P型浮置區(qū)域36阻止電子的流動(dòng)。因此，理想的是不將P型浮置區(qū)域36設(shè)置在用于柵極溝槽電極20G的溝槽G1和G2的底部附近。更精確地說(shuō)，理想的是不將P型浮置區(qū)域36設(shè)置在N+型發(fā)射極區(qū)域18的正下方。

[窄溝槽間距的問(wèn)題]

在圖1中示出的IGBT元件1的配置中，將溝槽60的間距變窄，以阻止在導(dǎo)通狀態(tài)下空穴的輕易流動(dòng)。結(jié)果，空穴累積在溝槽底部附近的N-型漂移層10附近。因此，改進(jìn)了從N+型發(fā)射極區(qū)域18注入電子的效率，從而可以期望降低導(dǎo)通狀態(tài)電壓的效果。然而，本申請(qǐng)的發(fā)明人發(fā)現(xiàn)了以下問(wèn)題。即，在不設(shè)置圖1的P型浮置區(qū)域36的配置中，當(dāng)將溝槽60的間距變窄時(shí)，關(guān)斷時(shí)間增加，這是因?yàn)樽柚沽嗽陉P(guān)斷期間空穴的輕易排出。結(jié)果，開(kāi)關(guān)損耗(具體而言，拖尾損耗)增加。在下文中，將對(duì)該現(xiàn)象進(jìn)行說(shuō)明。

圖2A和圖2B示出了在關(guān)斷狀態(tài)下的IGBT元件1中的N-型漂移層的電位分布。在圖2A和圖2B中，示出了在相鄰發(fā)射極溝槽電極20E之間的截面。為簡(jiǎn)單起見(jiàn)，未設(shè)置P+型閂鎖阻止區(qū)域14和N型空穴阻擋層12。發(fā)射極電位Vee(0V)給予至發(fā)射極溝槽電極20E和金屬發(fā)射極電極層32。N-漂移層10的下端是高電位側(cè)(集電極側(cè))。圖2A示出了溝槽60的間距較窄的情況下的N-型漂移層10的電位分布(等電位線)。而且，圖2B示出了溝槽60的間距較寬的情況下的N-型漂移層10的電位分布(等電位線)。

當(dāng)IGBT元件1在關(guān)斷狀態(tài)下時(shí)，由于施加在集電極和發(fā)射極之間的電壓的作用，耗盡層散布開(kāi)來(lái)。因?yàn)樵诤谋M層內(nèi)部的磁場(chǎng)，保留在N-型漂移層10中的空穴到達(dá)在上側(cè)(第一主表面?zhèn)?的P+型本體接觸區(qū)域16，并且從金屬發(fā)射極電極層32排出。然而，在相鄰溝槽 之間的間距越窄(即，被給予電位0V的發(fā)射極溝槽電極20E越靠近)，由于場(chǎng)板效應(yīng)的影響，在溝槽60之間的區(qū)域10B的電位分布越小。換言之，在P+型本體接觸區(qū)域16附近與溝槽60的底部附近之間的在Z方向上的電位差基本消失。溝槽60越深，在區(qū)域10B中的Z方向的電位差變得越小。

因此，如圖2A所示，當(dāng)在相鄰溝槽60之間的間距為窄并且溝槽為深時(shí)，在溝槽之間的區(qū)域10B中不存在在Z方向上的電場(chǎng)。因此，空穴很少被由電場(chǎng)引起的漂移掃出。事實(shí)上，由于載流子濃度的差異，空穴僅僅被擴(kuò)散電流(驅(qū)動(dòng)力是載流子濃度的距離微分)掃出至金屬發(fā)射極電極層32。因此，具體而言，在耗盡層已經(jīng)散布開(kāi)來(lái)之后，延遲了拖尾電流分量的降低，并且關(guān)斷損耗增加。

隨著外部柵極電阻增加，上面的關(guān)斷損耗變得更加突出。理由在于，由于柵極電阻變得更大，當(dāng)在緩慢耗盡的同時(shí)掃出空穴時(shí)，在溝槽之間的N型區(qū)域10B的Z方向上的空穴濃度之差為小。因此，由載流子濃度的距離微分確定的擴(kuò)散電流也變小，進(jìn)一步延遲了拖尾分量的降低。相反，在由于小的柵極電阻的影響而在關(guān)斷期間發(fā)生迅速耗盡的情況下，可以設(shè)想，擴(kuò)散電流變得較強(qiáng)，這是因?yàn)榭昭ㄑ杆倬奂跍喜鄣撞扛浇?。為此，在拖尾分量的降低較快。

針對(duì)上面關(guān)斷損耗增加的問(wèn)題的一種解決方法是，通過(guò)向柵極電極施加負(fù)電壓來(lái)加速關(guān)斷。然而，尤其對(duì)于車載用途而言，在電源供應(yīng)方面存在相當(dāng)多的限制，并且在很多情況下不可以采用負(fù)電源供應(yīng)。因此，需要一種可以在關(guān)斷的時(shí)候甚至在負(fù)電源供應(yīng)不可用時(shí)可以促進(jìn)空穴排出的方法。在根據(jù)本實(shí)施例的IGBT元件1中，設(shè)置P型浮置區(qū)域36，以在關(guān)斷期間促進(jìn)空穴的排出。

[空穴排出操作]

圖3圖示了空穴的在圖1的IGBT元件1中的在關(guān)斷的時(shí)候的排出操作。如參照?qǐng)D1所說(shuō)明的，在IGBT元件1中，P型浮置區(qū)域36設(shè)置在發(fā)射極溝槽電極20E(溝槽E1至E6)的底部附近。在這種情況下，在圖3中，配置有寄生PMOS(P溝道金屬氧化物半導(dǎo)體)晶 體管，該寄生PMOS晶體管包括：作為源極的P型浮置區(qū)域36，作為溝道的N型空穴阻擋層12(或者N-型漂移層10)，作為漏極的P+型閂鎖阻止區(qū)域14、P+型本體接觸區(qū)域16和P型本體層24，和作為柵極的發(fā)射極溝槽電極20E。具體地，在圖6中示出的情況下，寄生PMOS晶體管形成在發(fā)射極溝槽電極20E(溝槽E1至E6)中的每一個(gè)的兩側(cè)的側(cè)表面附近。

由于在關(guān)斷的時(shí)候?qū)⒈Ａ粼贜-型漂移層10中的空穴注入到P型浮置區(qū)域36中，所以P型浮置區(qū)域36的電位增加。即，寄生PMOS晶體管的源極的電位增加。當(dāng)如此時(shí)，在寄生PMOS晶體管的柵極(發(fā)射極溝槽電極20E)與源極(P型浮置區(qū)域36)之間，以及在寄生PMOS晶體管的漏極(P+型閂鎖阻止區(qū)域14、P+型本體接觸區(qū)域16和P型本體層24)與源極(P型浮置區(qū)域36)之間，發(fā)生負(fù)電位差。結(jié)果，寄生PMOS晶體管導(dǎo)通，并且注入到寄生PMOS晶體管的源極(P型浮置區(qū)域36)的空穴快速排出到寄生PMOS晶體管的漏極(P+型閂鎖阻止區(qū)域14、P+型本體接觸區(qū)域16和P型本體層24)中。即，空穴電流I1至I10在用圖3中的實(shí)線的箭頭示出的路徑中流過(guò)導(dǎo)通狀態(tài)的寄生PMOS晶體管。

由此，除了通過(guò)在關(guān)斷狀態(tài)期間散布開(kāi)來(lái)的耗盡層的內(nèi)電場(chǎng)能夠?qū)崿F(xiàn)的空穴排出功能之外，第一實(shí)施例的IGBT元件1具有通過(guò)寄生PMOS晶體管的空穴排出功能。在這種情況下，與溝槽的深度相比，溝槽的間距為窄。因此，即使在溝槽之間的區(qū)域中不存在耗盡層的內(nèi)電場(chǎng)時(shí)，也能夠促進(jìn)在關(guān)斷的時(shí)候保留下來(lái)的載流子的空穴的排出?？梢哉J(rèn)為是，在IGBT元件的關(guān)斷時(shí)間期間耗盡層越有可能散布開(kāi)來(lái)，由于寄生PMOS晶體管的作用的空穴排出功能變得越突出。因此，可以設(shè)想的是，N-型半導(dǎo)體襯底64(N-型漂移層10)的電阻率越高(即，雜質(zhì)濃度越低)，上述功能越有可能展現(xiàn)出來(lái)。

順便提及，P型浮置區(qū)域36不設(shè)置在嵌入有柵極溝槽電極20G的溝槽G1和G2的底部附近。理由如下：

第一個(gè)理由是，在IGBT元件1在導(dǎo)通狀態(tài)下的情況下，當(dāng)電子 從N+型發(fā)射極區(qū)域18、穿過(guò)在P型本體層24中的N溝道、注入到N-型漂移層10中時(shí)，電子的流動(dòng)不應(yīng)該受到干擾。溝槽的間距越窄，電子的流動(dòng)越有可能受到干擾。

第二個(gè)理由是，即使寄生PMOS晶體管是通過(guò)將P型浮置層36設(shè)置在溝槽G1和G2的底部附近配置而成，在寄生PMOS晶體管的柵極(柵極溝槽電極20G)與源極(P型浮置區(qū)域36)之間也不太可能發(fā)生負(fù)電位差。理由是，由于柵極溝槽電極20G被給予替代發(fā)射極電位的柵極電位，所以在IGBT元件1的關(guān)斷期間，發(fā)生針對(duì)柵極溝槽電極20G返回0V狀態(tài)的延遲。

因此，顯而易見(jiàn)的是，本實(shí)施例的P型浮置區(qū)域36，與設(shè)置在柵極溝槽電極的底部附近以避免電場(chǎng)集中的P型浮置區(qū)域(例如，見(jiàn)日本特開(kāi)2003-520430號(hào)公報(bào)(PCT申請(qǐng)的譯文)[專利文件3]完全不同。

<IGBT元件的制造方法>

下面將參照?qǐng)D4至圖22中的示出了制造步驟的截面圖和圖23的流程圖，對(duì)制造在圖1中示出的IGBT元件的方法進(jìn)行說(shuō)明。

首先，準(zhǔn)備N-型單晶硅晶片64(在圖23中的步驟S100)。為了賦予其N-型特性，用例如大約2x10¹⁴/cm³的磷摻雜單晶硅。通過(guò)例如FZ(浮置區(qū))方法或者CZ(提拉)方法來(lái)形成單晶硅晶片。N-型晶片64主要用作圖1的N-型漂移層10。

接下來(lái)，如圖4所示(步驟S110)，通過(guò)離子注入，通過(guò)將N型雜質(zhì)引入到半導(dǎo)體晶片(也稱為“半導(dǎo)體襯底”)的第一主表面64a中來(lái)形成N型空穴阻擋層12。然而，在該階段中，不使N型空穴阻擋層12在Z方向上擴(kuò)散。此時(shí)的離子注入條件為：例如，離子種類：磷；劑量：大約6x10¹²/cm²；以及注入能量：大約80KeV。

接下來(lái)，如圖5所示(步驟S120)，在半導(dǎo)體晶片64的幾乎整個(gè)第一主表面64a之上，例如通過(guò)CVD(化學(xué)汽相沉積)等，通過(guò)使用材料諸如氧化硅型絕緣膜(例如，厚度為大約450nm)來(lái)沉積形成硬掩膜42的溝槽。

接下來(lái)，在硬掩膜42的幾乎整個(gè)上表面之上，通過(guò)涂覆等來(lái)形成溝槽硬掩膜處理抗蝕劑膜44，并且通過(guò)一般的光刻來(lái)將抗蝕劑膜44圖案化(步驟S130)。

接下來(lái)，如圖6所示(步驟S140)，通過(guò)將圖案化的溝槽硬掩膜處理抗蝕劑膜44用作掩膜，通過(guò)例如干法蝕刻，圖案化形成硬掩膜42的溝槽。

然后，如圖7所示(步驟S150)，通過(guò)灰化等去除已經(jīng)變得不必要的抗蝕劑膜44。

接下來(lái)，如圖8所示(步驟S160)，通過(guò)使用圖案化的形成硬掩膜42的溝槽，通過(guò)例如各向異性干法蝕刻，來(lái)形成溝槽60。作為用于各向異性蝕刻的氣體類型，可以使用例如SF₆/O₂類型氣體、Cl₂/O₂類型氣體或者HBr類型氣體。

隨后，如圖9所示(步驟S170)，通過(guò)離子注入，通過(guò)使用形成硬掩膜42的溝槽，在用于發(fā)射極溝槽電極20E的溝槽(其中不形成柵極溝槽電極20G)60(E1至E6)的底表面附近，形成P型浮置區(qū)域36。注入條件為：例如，離子種類：硼；劑量：大約1x10¹³/cm²；以及注入能量：大約30KeV。例如，用于柵極溝槽電極20G的溝槽60例如被抗蝕劑(未示出)掩蔽。在示出了繼步驟S170之后的步驟的附圖中，P型浮置區(qū)域36未示出。然而，在第一實(shí)施例至第三實(shí)施例的情況下，P型浮置區(qū)域36在該階段中形成。

然后，如圖10所示(步驟S180)，通過(guò)濕法蝕刻，例如，通過(guò)使用氫氟酸類型的氧化硅膜蝕刻劑等，去除已經(jīng)變得不必要的形成硬掩膜42的溝槽。

接下來(lái)，在表面之上形成犧牲氧化物膜之后，對(duì)N型空穴阻擋層12進(jìn)行驅(qū)入擴(kuò)散處理(步驟S190)(例如，1200攝氏度，大約30分鐘)。然而，根據(jù)溝槽的深度，熱載荷可以更大。

然后，在去除犧牲氧化物膜之后，通過(guò)熱氧化等，在半導(dǎo)體晶片64的幾乎整個(gè)第一主表面64a和溝槽60的內(nèi)表面之上，形成柵極絕緣膜22(例如，厚度為大約120nm)(步驟S200)。結(jié)果，獲得在 圖11中示出的截面形式。

接下來(lái)，如圖12所示(步驟S210)，通過(guò)例如CVD等，將摻雜有磷(例如，厚度為大約600nm)的多晶硅膜48按照填充溝槽60的方式，沉積在柵極絕緣膜22的幾乎整個(gè)表面之上。

接下來(lái)，如圖13所示(步驟S220)，例如，通過(guò)干法蝕刻等(例如，氣體類型為SF₆)，對(duì)多晶硅膜48進(jìn)行回蝕刻，從而在溝槽60中形成埋置電極20(柵極溝槽電極20G和發(fā)射極溝槽電極20E)。

接下來(lái)，如圖14所示(步驟S230)，通過(guò)濕法蝕刻，例如，通過(guò)使用氫氟酸類型的氧化硅膜蝕刻劑等，去除在溝槽60外部的柵極絕緣膜22。

接下來(lái)，通過(guò)熱氧化或者CVD，在半導(dǎo)體晶片64的幾乎整個(gè)第一主表面64a之上，形成用于隨后的離子注入的較薄氧化硅膜23(例如，厚度與柵極絕緣膜的厚度大約相同)。

然后，在半導(dǎo)體晶片64的第一主表面64a之上，通過(guò)一般的光刻來(lái)形成引入P型本體層24的抗蝕劑膜(未示出)。通過(guò)將引入P型本體層24的抗蝕劑膜用作掩膜，通過(guò)離子注入，將P型雜質(zhì)引入到單元形成區(qū)域(在溝槽之間的區(qū)域)的幾乎整個(gè)表面中，并且然后，通過(guò)熱擴(kuò)散，形成P型本體層24。此時(shí)的離子注入條件為：例如，離子種類：硼；劑量：大約3x10¹³/cm²；以及注入能量：大約75KeV。然后，通過(guò)灰化等去除已經(jīng)變得不必要的抗蝕劑膜(未示出)，以獲得在圖15中示出的截面形式。

接下來(lái)，在半導(dǎo)體晶片64的第一主表面64a之上，通過(guò)一般的光刻來(lái)形成引入N+型發(fā)射極區(qū)域18的抗蝕劑膜(未示出)。通過(guò)將引入N+型發(fā)射極區(qū)域18的抗蝕劑膜用作掩膜，通過(guò)離子注入，將N型雜質(zhì)引入到，與嵌入有柵極溝槽電極20G的溝槽60相鄰的、P型本體層24的這部分上表面中，從而形成N+型發(fā)射極區(qū)域18。注入條件為：例如，離子種類：砷；劑量：大約5x10¹⁵/cm²；以及注入能量：大約80KeV。然后，通過(guò)灰化等去除已經(jīng)變得不必要的抗蝕劑膜，以獲得在圖16中示出的截面形式。

接下來(lái)，如圖17所示(步驟S270)，在半導(dǎo)體晶片64的第一主表面64a的幾乎整個(gè)表面之上，通過(guò)例如CVD、涂覆等，作為層間絕緣層26，沉積例如大約600nm厚的PSG(磷硅酸玻璃)膜。用于層間絕緣膜26的材料的示例，除了PSG膜之外，還可以包括：BPSG(硼磷硅酸玻璃)膜、NSG(未摻雜硅酸玻璃)膜和SOG(旋涂玻璃)膜或者其復(fù)合物膜。

接下來(lái)，在層間絕緣膜26之上，通過(guò)一般的光刻，形成用于形成接觸26溝槽的抗蝕劑膜46(步驟S280)。

然后，如圖18所示(步驟S290)，通過(guò)例如各向異性干法蝕刻等(氣體類型為例如Ar/CHF₃/CF₄等)，形成接觸溝槽62(或者接觸孔)。

然后，通過(guò)灰化等來(lái)去除已經(jīng)變得不必要的抗蝕劑膜46。然后，如圖19所示(步驟S300)，例如，通過(guò)各向異性干法蝕刻，使接觸溝槽62(或者接觸孔)深挖至P型本體層24內(nèi)部。此時(shí)所使用的氣體類型可以是例如Cl₂/O₂。

接下來(lái)，通過(guò)離子注入，將P型雜質(zhì)引入至接觸溝槽62以形成P+型本體接觸區(qū)域16(步驟S310)。此時(shí)的離子注入條件為：例如，離子種類：BF₂；劑量：大約5x10¹⁵/cm²；以及注入能量：大約80KeV。

接下來(lái)，通過(guò)離子注入，將P型雜質(zhì)引入至接觸溝槽62，以形成P+型閂鎖阻止區(qū)域14(步驟S320)。結(jié)果，獲得在圖20中示出的截面形式。此時(shí)的離子注入條件為：例如，離子種類：硼；劑量：大約5x10¹⁵/cm²；以及注入能量：大約80KeV。

接下來(lái)，如圖21所示(步驟S330)，通過(guò)濺射等，例如，形成有待用作金屬發(fā)射極電極層32的鋁系電極膜。具體地，首先，例如，通過(guò)濺射沉積，在幾乎整個(gè)層間絕緣層26和接觸溝槽62之上，作為阻擋金屬膜，形成有TiW膜(例如，厚度為大約200nm)。隨后，例如，在大約600攝氏度下在氮?dú)夥諊袌?zhí)行大約10分鐘的硅化物退火。結(jié)果，在TiW膜中的大部分鈦移動(dòng)至硅界面以形成硅化物，這有助于改進(jìn)接觸特性。隨后，在幾乎整個(gè)阻擋金屬膜之上，通過(guò)例 如濺射，按照填充接觸溝槽62的方式，形成具有例如大約5微米的厚度的、含有鋁作為主要成分(例如，硅添加量為百分之幾，剩下的為鋁)的鋁系金屬膜。然后，為了提供鍵合焊盤(pán)等(未示出)，通過(guò)一般的光刻和蝕刻等，將鋁系金屬電極膜圖案化。

接下來(lái)，如圖22所示(步驟S340)，使用膠帶等(未示出)來(lái)保護(hù)晶片64的第一表面?zhèn)?，并且?duì)晶片64的第二主表面(背表面)64b進(jìn)行研磨處理。如必要，還執(zhí)行化學(xué)蝕刻等以便去除背表面的損傷。結(jié)果，硅襯底64的膜厚實(shí)現(xiàn)為與耐壓相對(duì)應(yīng)的厚度。例如，在大約800μm的原始晶片厚度的情況下，當(dāng)耐壓為大約600伏時(shí)最終晶片減小到70μm，并且當(dāng)耐壓為大約1200伏時(shí)最終晶片厚度為大約180μm。

隨后，通過(guò)例如離子注入，將N型雜質(zhì)引入到半導(dǎo)體晶片64(10)的背表面64b的幾乎整個(gè)表面中，從而形成N型場(chǎng)停止層28(步驟S350)。此時(shí)，離子注入條件為：例如，離子種類：磷；劑量：大約7x10¹²/cm²；以及注入能量：大約350KeV。然后，如必要，針對(duì)雜質(zhì)活化，對(duì)晶片64的背表面64b進(jìn)行激光退火等。

接下來(lái)，通過(guò)離子注入，例如，將P型雜質(zhì)引入到半導(dǎo)體晶片64的第二主表面64b的幾乎整個(gè)表面中，以形成P型集電極層30(步驟S360)。此時(shí)，離子注入條件為：例如，離子種類：硼；劑量：大約1x10¹³/cm²；以及注入能量：大約40KeV。然后，如必要，針對(duì)雜質(zhì)活化，對(duì)晶片64的背表面64b進(jìn)行激光退火等。

接下來(lái)，例如，通過(guò)濺射沉積，在半導(dǎo)體晶片64的第二主表面64b的幾乎整個(gè)表面之上形成金屬集電極電極34(步驟S370)，以獲得在圖1中示出的截面形式。然后，通過(guò)劃片等，執(zhí)行將半導(dǎo)體晶片64分割為芯片區(qū)域，并且如必要，執(zhí)行密封到封裝體中，完成IGBT元件1。

[效果]

如上所描述的，在根據(jù)第一實(shí)施例的IGBT元件1中，P型浮置區(qū)域36設(shè)置在發(fā)射極溝槽電極20E(溝槽E1至E6)的底部附近。結(jié) 果，配置成寄生PMOS晶體管，該寄生PMOS晶體管包括：作為源極的P型浮置區(qū)域36，作為溝道的N型空穴阻擋層12(或者N-型漂移層10)，作為漏極的P+型閂鎖阻止區(qū)域14、P+型本體接觸區(qū)域16和P型本體層24，和作為柵極的發(fā)射極溝槽電極20E。由于在關(guān)斷的時(shí)候N-型漂移層10的保留的空穴注入到P型浮置區(qū)域36中，所以寄生PMOS晶體管導(dǎo)通，從而促進(jìn)了空穴的排出。因此，即使在溝槽之間的間距變窄以便減小導(dǎo)通狀態(tài)電壓時(shí)，也可以維持空穴排出功能，實(shí)現(xiàn)設(shè)置有具有低導(dǎo)通狀態(tài)電壓和高速關(guān)斷的特征的IGBT元件的半導(dǎo)體器件。

(第二實(shí)施例)

圖24是示出了根據(jù)第二實(shí)施例的IGBT元件的配置的截面圖。圖24的截面圖與圖1的截面圖相對(duì)應(yīng)。

在圖24的IGBT元件2中，每個(gè)溝槽的寬度(在圖1的X方向上的長(zhǎng)度)不一致，并且每個(gè)溝槽的部分比其它部分更寬(可以存在多個(gè)寬的部分)。在寬部分中，在相鄰溝槽之間的間隔(臺(tái)體寬度)為窄。結(jié)果，空穴電流在導(dǎo)通狀態(tài)下不容易流動(dòng)，增強(qiáng)了在N漂移層10中的空穴累積效應(yīng)，這產(chǎn)生了降低導(dǎo)通狀態(tài)電壓的效果。

根據(jù)上面的配置，可以使在相鄰溝槽之間的間隔(臺(tái)體寬度)變窄，而不改變溝槽的間距。通常，為了使在溝槽之間的間距變窄，必須提高通過(guò)光刻進(jìn)行的處理精確度。然而，在上述配置的IGBT元件2中，在不提高處理精確度的情況下，便可以實(shí)現(xiàn)與在第一實(shí)施例中的效果相似的效果。

具體而言，在圖24中示出的情況下，在每個(gè)溝槽60的底部附近的部分比其入口附近的部分更寬。即，每個(gè)溝槽60的截面是如非專利文件1中的酒瓶的形狀。由于除了在圖24中示出的溝槽60的形狀之外，該配置與在圖1中的配置相同，所以相同或者相似的部件用相同的附圖標(biāo)記表示，并且不再重復(fù)對(duì)其的說(shuō)明。

圖25是在圖24中示出的溝槽E4和G2的部分放大截面圖。在圖25的截面圖中，未設(shè)置在圖24中示出的N型空穴阻擋層12和P+型 閂鎖阻止區(qū)域14。進(jìn)一步地，在圖25的截面圖中，按照強(qiáng)調(diào)的方式示出了溝槽E4和G2的截面形式。

現(xiàn)在，將對(duì)制造其截面形式在圖25中被示出的溝槽電極的方法的一個(gè)示例進(jìn)行簡(jiǎn)要說(shuō)明。首先，形成溝槽的上半部分60U(此時(shí)，不形成溝槽的下半部分60D)。然后，用氮化硅膜涂覆上半部分60U的內(nèi)表面。在將溝槽挖到下半部分60D之后，通過(guò)熱氧化在溝槽的內(nèi)表面之上形成厚氧化物膜(待作為犧牲氧化物膜)。此時(shí)，由于上半部分60U被氮化物膜掩蔽，所以未形成硅熱氧化膜60U。隨后，在去除氮化硅膜和熱氧化膜(犧牲氧化物膜)之后，在溝槽(上半部分60U和下半部分60D兩者)的內(nèi)表面之上形成柵極氧化物膜。接下來(lái)，通過(guò)將溝槽電極安裝在溝槽內(nèi)部，完成在圖25中示出的截面形式的溝槽電極。

<第三實(shí)施例>

第三實(shí)施例的IGBT元件3的特征在于，為了阻止元件的損壞，可以使P型浮置區(qū)域36的布置，與根據(jù)第一實(shí)施例的IGBT元件1的布置不同。下面，將參照?qǐng)D3對(duì)在第一實(shí)施例中的P型浮置區(qū)域36的布置的問(wèn)題進(jìn)行描述。

[在圖3中的IGBT元件的問(wèn)題]

在圖3中示出的情況下的問(wèn)題是，存在空穴電流I1、I2、I9和I10，該空穴電流穿過(guò)設(shè)置在柵極溝槽電極20G(溝槽G1和G2)的兩側(cè)的P+型本體接觸區(qū)域16、并且從N-型漂移層10流入到金屬發(fā)射極電極層32中。下面將參照在圖26中示出的IGBT元件的等效電路給出其說(shuō)明。

圖26示出了IGBT元件的在關(guān)斷狀態(tài)下的簡(jiǎn)單等效電路。圖26示出了部分等效電路，該部分從圖3的集電極電極(背表面電極)34穿過(guò)在柵極溝槽電極20G附近的臺(tái)體區(qū)域、并且到達(dá)發(fā)射極電極(正表面電極)32。

參照?qǐng)D3和圖26，首先，將對(duì)等效電路的配置進(jìn)行描述。IGBT元件設(shè)置有寄生NPN型雙極晶體管70，該寄生NPN型雙極晶體管 70包括：作為發(fā)射極的N+型發(fā)射極區(qū)域18、作為基極的P型本體層24(進(jìn)一步地，P+型閂鎖阻止區(qū)域14和P+型本體接觸區(qū)域16)、和作為集電極的N-型漂移層10(進(jìn)一步地，N型空穴阻擋層12和N型場(chǎng)停止層28)。寄生NPN型雙極晶體管70的發(fā)射極(N+型發(fā)射極區(qū)域18)與發(fā)射極電極32耦合。進(jìn)一步地，寄生NPN型雙極晶體管70的基極(P型本體層24)經(jīng)由接觸電阻71(在P+型本體接觸區(qū)域16與發(fā)射極電極32之間的電阻)也與發(fā)射極電極32耦合。

P型本體層24的電阻與圖26的柵極電阻73等效。當(dāng)IGBT元件在斷開(kāi)狀態(tài)下時(shí)，耗盡層電容72存在于寄生雙極晶體管70的集電極(N-型漂移層10)與基極(P型本體層24)之間。進(jìn)一步地，PN結(jié)二極管74由P型集電極層30和N-型漂移層10配置而成。

接下來(lái)，將對(duì)等效電路的操作進(jìn)行描述?？昭娏鱅h從N-型漂移層10穿過(guò)P型本體層24(P+型閂鎖阻止區(qū)域14和P+型本體接觸區(qū)域16)，并且經(jīng)由接觸電阻71流入到發(fā)射極電極32中。此時(shí)，在寄生NPN型雙極晶體管70的基極與發(fā)射極之間的正向偏置電壓Vbe可以表示為下式，其中接觸電阻71的值為R：

Vbe＝Ih x R

就這一點(diǎn)而言，當(dāng)空穴電流Ih較強(qiáng)、或者當(dāng)接觸電阻71的值R較大時(shí)，在基極與發(fā)射極之間的電壓Vbe超過(guò)0.7V左右(即，硅PN結(jié)的擴(kuò)散電位或者內(nèi)建電位)。從而，寄生NPN類型雙極晶體管70導(dǎo)通。

在寄生NPN類型雙極晶體管70在導(dǎo)通狀態(tài)下的單元中，IGBT元件的柵極電壓(柵極溝槽電極20G的電壓)不可控的電流在高壓施加至集電極電極34的情況下流動(dòng)。由于上述電流所引起的熱的生成的作用，發(fā)生溫度的升高。因此，當(dāng)電阻變小時(shí)，會(huì)發(fā)生電流流動(dòng)甚至更強(qiáng)的反應(yīng)。結(jié)果，大電流在IGBT元件中局部地流動(dòng)，并且最終，IGBT元件損壞。在第三實(shí)施例的IGBT元件3中，為了避免這種問(wèn)題，對(duì)P型浮置區(qū)域36的布置進(jìn)行了限制。

[IGBT元件的配置和操作]

圖27是示出了根據(jù)第三實(shí)施例的IGBT元件3的配置的截面圖。圖27的IGBT元件與圖3的IGBT元件1的不同之處在于，P型浮置區(qū)域36不設(shè)置在布置為緊鄰柵極溝槽電極20G(溝槽G1和G2)的發(fā)射極溝槽電極20E(溝槽E5、E1、E4和E6)的底部附近。換言之，圖27的P型浮置區(qū)域36不經(jīng)由柵極絕緣膜22與彼此相鄰的柵極溝槽電極20G和發(fā)射極溝槽電極20E中的任一個(gè)接觸。由于圖27的配置的其余部分與在圖3中的情況的配置相同，所以相同或者相似的部件用相同的附圖標(biāo)記表示，并且不再重復(fù)對(duì)其的說(shuō)明。

圖28圖示了在圖27的IGBT元件3中在斷開(kāi)的時(shí)候的空穴排出操作。在IGBT元件3中，P型浮置區(qū)域36不設(shè)置在布置為緊鄰柵極溝槽電極20G(溝槽G1和G2)的發(fā)射極溝槽電極20E(溝槽E5、E1、E4和E6)的底部附近。因此，在溝槽E2和E3的設(shè)置有P型浮置區(qū)域36的兩側(cè)，空穴電流I4、I5、I6和I7可以經(jīng)由在圖3中描述的寄生PMOS晶體管流動(dòng)。然而，與經(jīng)由寄生PMOS晶體管的空穴電流I4、I5、I6和I7相比，在溝槽E5、E1、E4和E6的兩側(cè)的空穴電流I1、I2、I3、I8、I9和I10為小。結(jié)果，也不太可能生成經(jīng)由在圖26中所說(shuō)明的寄生NPN型雙極晶體管的空穴電流I11、I12、I13和I14。因此，可以增加IGBT元件3的抗損壞(fracture resistant)的量。

順便提及，在圖28中，當(dāng)N+型發(fā)射極區(qū)域18_1不設(shè)置為緊鄰在安裝有柵極溝槽電極20G的溝槽G1(在其+X方向側(cè))右側(cè)時(shí)，P型浮置區(qū)域36可以形成在緊鄰溝槽G1的溝槽E1的底部附近。就這一點(diǎn)而言，即使空穴電流I2由于寄生PMOS晶體管而在溝槽E2的左側(cè)(-X方向側(cè))流動(dòng)，在溝槽G1的右側(cè)也不存在圖26中示出的寄生NPN型雙極晶體管。因此，即使在強(qiáng)空穴電流I12流動(dòng)時(shí)，也不需要考慮寄生NPN雙極晶體管的操作。

因此，更精確地說(shuō)，當(dāng)N+型發(fā)射極區(qū)域18_1形成在相鄰的柵極溝槽電極20G(溝槽G1)與發(fā)射極溝槽電極20E(溝槽E1)之間時(shí)，可以存在如下這樣的配置，在該配置中不設(shè)置經(jīng)由柵極絕緣膜22與 溝槽電極20G(溝槽G1)和發(fā)射極溝槽電極20E(溝槽E1)接觸的P型浮置區(qū)域36。在這種情況下，該方向是強(qiáng)空穴電流不容易供應(yīng)至寄生NPN型雙極晶體管的方向。因此，寄生NPN雙極二極管的操作不太可能開(kāi)始，從而提高了IGBT元件3的抗損壞的量

<第四實(shí)施例>

[IGBT元件的配置]

圖29是示出了根據(jù)第四實(shí)施例的IGBT元件4的配置的截面圖。

根據(jù)第四實(shí)施例的IGBT4的特征在于，為了方便提供元件，使P型浮置區(qū)域36的形式實(shí)現(xiàn)為與第一實(shí)施例的IGBT元件1的形式不同。具體地，在圖1中示出的情況下，P型浮置區(qū)域36獨(dú)立地設(shè)置在發(fā)射極溝槽電極20E(溝槽E1至E4)的底部附近。另一方面，在圖29的情況中，集成式單個(gè)P型浮置區(qū)域36形成為，經(jīng)由柵極絕緣膜22，與至少兩個(gè)相鄰發(fā)射極溝槽電極20E(溝槽E1至E4)的底部中的每一個(gè)接觸。

N+型發(fā)射極區(qū)域18不設(shè)置在相鄰發(fā)射極溝槽電極20E之間的區(qū)域中。因此，不形成IGBT元件4的MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。即，不從N+型發(fā)射極區(qū)域18向在相鄰發(fā)射極溝槽電極20E之間的區(qū)域供應(yīng)電子。換言之，在相鄰發(fā)射極溝槽電極20E之間的區(qū)域，僅僅充當(dāng)用于從集電極電極層34供應(yīng)空穴的出口。因此，即使該區(qū)域被P型浮置區(qū)域36覆蓋，也根本不會(huì)造成問(wèn)題。

上述配置的P型浮置區(qū)域36通過(guò)使用高能量注入來(lái)形成，并且無(wú)論表面的形狀如何，都可以設(shè)計(jì)注入部分。因此，上述配置的P型浮置區(qū)域36具有的特征在于，與在圖1中示出的配置的P型浮置區(qū)域36相比，不需要高水平的圖案精確度，從而使制造器件更加容易。進(jìn)一步地，與在圖1中的情況相比，其布置在半導(dǎo)體襯底體64的平面中的自由度增加(該布置的具體示例將在第五實(shí)施例中進(jìn)行說(shuō)明)。

由于在圖29中示出的配置的其余部分與在圖1中的情況的配置相同，所以相同或者相似的部件用相同的附圖標(biāo)記表示，并且不再重復(fù)對(duì)其的說(shuō)明。

<IGBT元件的制造方法>

圖30是示出了圖29的IGBT4的制造步驟的流程圖。在圖30的流程圖中的用于提供P型浮置區(qū)域36的步驟的順序，與在圖23的流程圖中的順序不同。

具體地，在圖23中示出的第一實(shí)施例的情況下，緊接在形成溝槽60的步驟160之后，通過(guò)離子注入形成每個(gè)P型浮置區(qū)域36(步驟S170)。即，在柵極絕緣膜22和埋置電極20未形成在溝槽60內(nèi)部的狀態(tài)下(在步驟S200和S210之前)，形成P型浮置區(qū)域36。相反，在圖30中示出的第四實(shí)施例的情況下，替代步驟S170，在溝槽60內(nèi)部形成柵極絕緣膜22和埋置電極20之后(在步驟S200和S210之后)，通過(guò)高能量的離子注入來(lái)形成P型浮置區(qū)域36(步驟S255)。

圖31是在圖29中的IGBT元件的在形成P型浮置區(qū)域之后(在步驟S255之后)的制造步驟中的截面圖。通過(guò)將通過(guò)光刻被圖案化的抗蝕劑(未示出)用作掩膜，通過(guò)離子注入，來(lái)形成P型浮置區(qū)域36。此時(shí)的離子注入條件為：例如，離子種類：硼；劑量：大約1x10¹³/cm²；以及注入能量：大約2MeV的高能量。通過(guò)使用高能量執(zhí)行離子注入，如圖31所示，可以使P型雜質(zhì)(36)分布在較深區(qū)域中。

由于圖30的其余步驟與在圖23中的情況的步驟相同，相同或者相似的部件用相同的附圖標(biāo)記表示，并且不再重復(fù)對(duì)其的說(shuō)明。

<第五實(shí)施例>

[IGBT元件5的配置和制造方法]

圖32示出了，在第五實(shí)施例中的IGBT元件5中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36在襯底平面中的布置。圖33是IGBT元件5的沿著圖32的線XXXIII-XXXIII所作的截面圖。圖34是IGBT元件5的沿著圖32的線XXXIV-XXXIV所作的截面圖。

參照?qǐng)D32至圖34，在IGBT元件5中，設(shè)置為與每個(gè)柵極溝槽電極20G的兩側(cè)均相鄰的多個(gè)N+型發(fā)射極區(qū)域18，局部地設(shè)置在Y方向上。這可以限制IGBT元件5的飽和電流。

另一方面，如從IGBT元件5的平面圖所見(jiàn)，P型浮置區(qū)域36設(shè)置為使得在與溝槽電極20G和20E(溝槽G1、G2和E1至E6)交叉的同時(shí)在X方向上延伸。同時(shí)，在Y方向上，P型浮置區(qū)域36劃分為多個(gè)部分，并且被布置。如圖33所示，每個(gè)P型浮置區(qū)域36經(jīng)由柵極絕緣膜22，與溝槽電極20G和20E中的每一個(gè)的底部接觸。

就這一點(diǎn)而言，要注意，在IGBT元件5的平面圖中，N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36布置為不彼此重疊。從而，即使柵極溝槽電極20G和P型浮置區(qū)域36在平面圖中部分地重疊，在IGBT元件5的導(dǎo)通狀態(tài)下，也不會(huì)阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

IGBT元件5的制造步驟與在圖30中示出的第四實(shí)施例的情況的制造步驟相同。即，在溝槽60內(nèi)部形成柵極絕緣膜22和埋置電極20之后(在步驟S200和S210之后)，通過(guò)高能量的離子注入來(lái)形成P型浮置區(qū)域36(步驟S255)。

圖35是在圖32中的IGBT元件5的在形成P型浮置區(qū)域36之后(在圖30中的步驟S255之后)的制造步驟中的截面圖。圖35的截面示出了與圖32的線XXXIII-XXXIII對(duì)應(yīng)的部分。通過(guò)將通過(guò)光刻被圖案化的抗蝕劑(未示出)用作掩膜，通過(guò)離子注入，來(lái)形成P型浮置區(qū)域36?？刮g劑用于掩蔽在圖32的平面圖中未形成P型浮置區(qū)域36的部分。注入條件為：例如，離子種類：硼；劑量：大約1x10¹³/cm²；以及注入能量：大約2MeV的高能量。通過(guò)使用這種高能量進(jìn)行離子注入，如圖35所示，可以在較深區(qū)域中形成P型雜質(zhì)(36)。

[第一修改例的IGBT元件5A的配置]

圖36示出了，在第一修改例的IGBT元件5A中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36在襯底平面中的布置。

在圖36的IGBT元件5A中，與每個(gè)柵極溝槽電極20G的兩側(cè)均相鄰的N+型發(fā)射極區(qū)域18在Y方向上連續(xù)地延伸。因此，與在圖32中示出的情況相比，飽和電流增加。因此，圖36的IGBT元件5A可以用于飽和電流不受限制的情況。

P型浮置區(qū)域36的布置與在圖32的情況中相同。即，在IGBT 元件5A的平面圖中，P型浮置區(qū)域36在與溝槽電極20G和20E(溝槽G1、G2和E1至E6)交叉的同時(shí)在X方向上延伸。而且，在Y方向上，P型浮置區(qū)域36劃分為多個(gè)部分來(lái)布置。每個(gè)P型浮置區(qū)域36經(jīng)由柵極絕緣膜22，與每個(gè)溝槽電極20的底部接觸。

就這一點(diǎn)而言，要注意如下內(nèi)容。即，如從平面圖所見(jiàn)，每個(gè)P型浮置區(qū)域36、和與柵極溝槽電極20G相鄰的N+型發(fā)射極區(qū)域18，部分地重疊。然而，P型浮置區(qū)域36和N+型發(fā)射極區(qū)域18重疊的部分，限于N+型發(fā)射極區(qū)域18的部分。因此，在IGBT元件的導(dǎo)通狀態(tài)下，難以阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

[第二修改例的IGBT元件5B的配置]

圖37示出了，在第二修改例的IGBT元件5B中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36在襯底平面中的布置。

在圖37的IGBT元件5B中，N+型發(fā)射極區(qū)域18在襯底平面中的布置與在圖32的情況中的布置相同。即，與每個(gè)柵極溝槽電極20G的兩側(cè)均相鄰的N+型發(fā)射極區(qū)域18，局部地設(shè)置在Y方向上。

另一方面，在IGBT元件5B的平面圖中，P型浮置區(qū)域36覆蓋了在相鄰發(fā)射極溝槽電極20E之間的所有區(qū)域。同時(shí)，P型浮置區(qū)域36經(jīng)由柵極絕緣膜22，與每個(gè)發(fā)射極溝槽電極20E的底部接觸。進(jìn)一步地，這些P型浮置區(qū)域36通過(guò)與柵極溝槽電極20G交叉并且在X方向上延伸的聯(lián)接部分36A(包含P型雜質(zhì))而耦合。P型浮置區(qū)域36的聯(lián)接部分36A經(jīng)由柵極絕緣膜22，與柵極溝槽電極20G的底部的一部分接觸。

在IGBT元件5B的平面圖中，N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36和36A布置為不彼此重疊。因此，在IGBT元件5B的導(dǎo)通狀態(tài)下，不阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

[第三修改例的IGBT元件5C的配置]

圖38示出了，在第三修改例的IGBT元件5C中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36在襯底平面中的布置。

在圖38的IGBT元件5C中，N+型發(fā)射極區(qū)域18在襯底平面中 的布置，與在圖32和圖37的情況中的布置相同。即，與每個(gè)柵極溝槽電極20G的兩側(cè)均相鄰的多個(gè)N+型發(fā)射極區(qū)域18，局部地設(shè)置在Y方向上。

另一方面，在IGBT元件5C的平面圖中，P型浮置區(qū)域36覆蓋了在相鄰發(fā)射極溝槽電極20E之間的所有區(qū)域。同時(shí)，P型浮置區(qū)域36經(jīng)由柵極絕緣膜22，與每個(gè)發(fā)射極溝槽電極20E的整個(gè)底部接觸。在這方面，圖38的P型浮置區(qū)域36的布置，與圖37的P型浮置區(qū)域36的布置相似。然而，在圖38的情況中，與圖37的情況不同，不設(shè)置與每個(gè)柵極溝槽電極20G交叉并且在X方向上延伸的聯(lián)接部分36A。

與在圖37中示出的情況相似，如從IGBT元件5C的平面圖中所見(jiàn)，N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36布置為不彼此重疊。因此，在IGBT元件5C的導(dǎo)通狀態(tài)下，不阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

[第四修改例的IGBT元件5D的配置]

圖39示出了，在第四修改例的IGBT元件5D中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36在襯底平面中的布置。

在圖39的IGBT元件5D中，N+型發(fā)射極區(qū)域18的在襯底平面中的布置與在圖32、圖37和圖38的情況中的布置相同。即，與每個(gè)柵極溝槽電極20G的兩側(cè)均相鄰的多個(gè)N+型發(fā)射極區(qū)域18，局部地設(shè)置在Y方向上。

另一方面，在IGBT元件5D的平面圖中，P型浮置區(qū)域36B形成為與溝槽電極20G和20E交叉，并且在傾斜方向上延伸。即，在IGBT元件5D的平面圖中，P型浮置區(qū)域36B與溝槽電極20G和20E部分地重疊。在重疊的部分中，P型浮置區(qū)域36B經(jīng)由柵極絕緣膜22，與溝槽電極20G和20E中的底部接觸。

在IGBT元件5D的平面圖中，N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36B布置為不彼此重疊。因此，在IGBT元件5C的導(dǎo)通狀態(tài)下，不阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

[第五修改例的IGBT元件5D的配置]

圖40示出了，在第五修改例的IGBT元件5E中，溝槽電極20、N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36B和36C在襯底平面中的布置。

圖40的IGBT元件5E是圖39的IGBT元件5D的修改例。具體地，針對(duì)在平面圖中的圖40的IGBT元件5E，進(jìn)一步設(shè)置與圖39的浮置區(qū)域36B交叉并且與溝槽電極20G和20E交叉并且在傾斜方向上延伸的浮置區(qū)域36C。

在IGBT元件5E的平面圖中，N+型發(fā)射極區(qū)域18和P型浮置區(qū)域36B和36C布置為不重疊。因此，在IGBT元件5C的導(dǎo)通狀態(tài)下，不阻止從N+型發(fā)射極區(qū)域18供應(yīng)電子。

雖然已經(jīng)基于優(yōu)選實(shí)施例對(duì)本發(fā)明人所做出的本發(fā)明進(jìn)行了詳細(xì)描述，但是本發(fā)明不限于此。顯而易見(jiàn)的是，在不脫離本發(fā)明的范圍的情況下，可以對(duì)各個(gè)實(shí)施例進(jìn)行各種修改。