本公開的各種實施方式涉及一種封裝技術(shù)，且更具體地，涉及包括貫通式模具連接器(tmc)的半導(dǎo)體封裝件及其制造方法。

背景技術(shù)：

隨著電子系統(tǒng)變得多功能化、高容量和小尺寸，已需要將多個半導(dǎo)體器件集成在單個封裝結(jié)構(gòu)中的技術(shù)。集成的封裝結(jié)構(gòu)可以被設(shè)計成減小半導(dǎo)體器件的整體尺寸以及執(zhí)行各種功能。集成的封裝結(jié)構(gòu)可以被示例為多個半導(dǎo)體封裝件被層疊的封裝體疊層(pop)結(jié)構(gòu)。pop結(jié)構(gòu)可以通過電連接半導(dǎo)體封裝件而將被獨立封裝以執(zhí)行不同功能的半導(dǎo)體封裝件集成到單個封裝結(jié)構(gòu)中。

技術(shù)實現(xiàn)要素：

根據(jù)實施方式，提供了一種用于制造半導(dǎo)體封裝件的方法。該方法包括以下步驟：在第一互連結(jié)構(gòu)層上設(shè)置第一半導(dǎo)體芯片和多個第一凸塊；形成第一模具層以覆蓋所述第一凸塊和所述第一半導(dǎo)體芯片；通過選擇性地去除所述第一模具層的一些部分來暴露出所述第一凸塊的頂部；設(shè)置連接至所暴露出的第一凸塊的第二凸塊；形成第二模具層以覆蓋所述第二凸塊；通過使所述第二模具層凹進來暴露出所述第二凸塊的頂部；以及層疊電連接至所述第二凸塊的第二半導(dǎo)體芯片。

根據(jù)實施方式，提供了一種半導(dǎo)體封裝件。該半導(dǎo)體封裝件包括：第一半導(dǎo)體芯片和多個第一凸塊，所述第一半導(dǎo)體芯片和所述多個第一凸塊被設(shè)置在第一互連結(jié)構(gòu)層上；第一模具層，所述第一模具層包括形成階梯形狀的第一部分和第二部分，所述第一部分覆蓋所述第一半導(dǎo)體芯片，所述第二部分填充在所述第一凸塊之間以暴露出所述第一凸塊的頂部；第二凸塊，所述第二凸塊被連接至所暴露出的第一凸塊；第二模具層，所述第二模具層填充在各個所述第二凸塊之間并且填充所述階梯形狀，以使得暴露出所述第二凸塊的頂部；以及第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片被層疊以被電連接至所述第二凸塊。

根據(jù)實施方式，提供了一種用于制造半導(dǎo)體封裝件的方法。該方法包括以下步驟：形成掩埋在第一互連結(jié)構(gòu)層上的第一半導(dǎo)體芯片和多個第一凸塊的第一模具層；通過選擇性地去除所述第一模具層的一些部分來形成暴露出所述第一凸塊的頂部的多個溝槽；形成填充所述溝槽的介電層；通過選擇性地去除所述介電層的一些部分來形成暴露出所述第一凸塊的頂部的開孔；通過填充所述開孔來形成連接至所述第一凸塊的導(dǎo)電通孔；以及層疊電連接至所述導(dǎo)電通孔的第二半導(dǎo)體芯片。

根據(jù)實施方式，提供了一種用于制造半導(dǎo)體封裝件的方法。該方法包括以下步驟：形成第一模具層以覆蓋第一半導(dǎo)體芯片和多個第一凸塊，所述多個第一凸塊在橫向方向上與所述第一半導(dǎo)體芯片間隔開；通過選擇性地去除所述第一模具層的一些部分來暴露出所述第一凸塊的頂部；設(shè)置連接至所暴露出的第一凸塊的第二凸塊；形成第二模具層以覆蓋所述第二凸塊；以及通過使所述第二模具層凹進并且通過使得暴露出所述第二凸塊的頂部來形成貫通式模具連接器，所述貫通式模具連接器包括設(shè)置在所述第一凸塊上的所述第二凸塊，并且所述貫通式模具連接器基本上穿透所述第一模具層和所述第二模具層。

根據(jù)實施方式，提供了一種半導(dǎo)體封裝件。該半導(dǎo)體封裝件包括：第一模具層，所述第一模具層包括第一部分和第二部分，所述第一部分覆蓋第一半導(dǎo)體芯片，所述第二部分填充在多個第一凸塊之間以暴露出所述第一凸塊的頂部，所述多個第一凸塊在橫向方向上與所述第一半導(dǎo)體芯片間隔開，且所述第一部分和所述第二部分形成階梯形狀；第二凸塊，所述第二凸塊被連接至所暴露出的第一凸塊；以及第二模具層，所述第二模具層填充在所述第二凸塊之間以使得暴露出所述第二凸塊的頂部，并且所述第二模具層填充所述階梯形狀。設(shè)置在所述第一凸塊上的所述第二凸塊形成貫通式模具連接器，所述貫通式模具連接器基本上穿透所述第一模具層和所述第二模具層。

根據(jù)實施方式，提供了一種包括半導(dǎo)體封裝件的存儲卡。該半導(dǎo)體封裝件包括：第一半導(dǎo)體芯片和多個第一凸塊，所述第一半導(dǎo)體芯片和所述多個第一凸塊被設(shè)置在第一互連結(jié)構(gòu)層上；第一模具層，所述第一模具層包括形成階梯形狀的第一部分和第二部分，所述第一部分覆蓋所述第一半導(dǎo)體芯片，所述第二部分填充在所述第一凸塊之間以暴露出所述第一凸塊的頂部；第二凸塊，所述第二凸塊被連接至各個所暴露出的第一凸塊；第二模具層，所述第二模具層填充在所述第二凸塊之間并且填充所述階梯形狀，以使得暴露出所述第二凸塊的頂部；以及第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片被層疊以被電連接至所述第二凸塊。

根據(jù)實施方式，提供了一種包括半導(dǎo)體封裝件的存儲卡。該半導(dǎo)體封裝件包括：第一模具層，所述第一模具層包括第一部分和第二部分，所述第一部分覆蓋第一半導(dǎo)體芯片，所述第二部分填充在第一凸塊之間以暴露出所述第一凸塊的頂部，所述第一凸塊在橫向方向上與所述第一半導(dǎo)體芯片間隔開，且所述第一部分和所述第二部分形成階梯形狀；第二凸塊，所述第二凸塊分別被連接至所暴露出的第一凸塊；以及第二模具層，所述第二模具層填充在所述第二凸塊之間并且填充所述階梯形狀以使得暴露出所述第二凸塊的頂部。設(shè)置在所述第一凸塊上的所述第二凸塊形成貫通式模具連接器，所述貫通式模具連接器基本上穿透所述第一模具層和所述第二模具層。

根據(jù)實施方式，提供了一種包括半導(dǎo)體封裝件的電子系統(tǒng)。該半導(dǎo)體封裝件包括：第一半導(dǎo)體芯片和多個第一凸塊，所述第一半導(dǎo)體芯片和所述多個第一凸塊被設(shè)置在第一互連結(jié)構(gòu)層上；第一模具層，所述第一模具層包括形成階梯形狀的第一部分和第二部分，所述第一部分覆蓋所述第一半導(dǎo)體芯片，所述第二部分填充在所述第一凸塊之間以暴露出所述第一凸塊的頂部；第二凸塊，所述第二凸塊被連接至各個所暴露出的第一凸塊；第二模具層，所述第二模具層填充在所述第二凸塊之間并且填充所述階梯形狀，以使得暴露出所述第二凸塊的頂部；以及第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片被層疊以被電連接至所述第二凸塊。

根據(jù)實施方式，提供了一種包括半導(dǎo)體封裝件的電子系統(tǒng)。該半導(dǎo)體封裝件包括：第一模具層，所述第一模具層包括第一部分和第二部分，所述第一部分覆蓋第一半導(dǎo)體芯片，所述第二部分填充在第一凸塊之間以暴露出所述第一凸塊的頂部，所述第一凸塊在橫向方向上與所述第一半導(dǎo)體芯片間隔開，且所述第一部分和所述第二部分形成階梯形狀；第二凸塊，所述第二凸塊分別被連接至所暴露出的第一凸塊；以及第二模具層，所述第二模具層填充在所述第二凸塊之間并且填充所述階梯形狀以使得暴露出所述第二凸塊的頂部。設(shè)置在所述第一凸塊上的所述第二凸塊形成貫通式模具連接器，所述貫通式模具連接器基本上穿透所述第一模具層和所述第二模具層。

附圖說明

根據(jù)附圖和隨附的詳細(xì)描述，本公開的各種實施方式將變得更加顯而易見，其中：

圖1、圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9和圖10是例示根據(jù)實施方式的半導(dǎo)體封裝件及其制造方法的截面圖；

圖11、圖12、圖13、圖14、圖15、圖16、圖17和圖18是例示根據(jù)實施方式的半導(dǎo)體封裝件及其制造方法的示意圖；

圖19是例示根據(jù)實施方式的采用包括封裝件的存儲卡的電子系統(tǒng)的框圖；以及

圖20是例示根據(jù)實施方式的包括封裝件的電子系統(tǒng)的框圖。

具體實施方式

在實施方式的描述中所使用的術(shù)語可以對應(yīng)于考慮到它們在實施方式中的功能而選擇的詞匯，并且根據(jù)實施方式所屬的領(lǐng)域中的普通技術(shù)人員，可以不同地解釋術(shù)語的含義。如果被詳細(xì)限定，則可以根據(jù)該限定來解釋術(shù)語。除非另外定義，否則本文中所使用的術(shù)語具有與實施方式所屬的領(lǐng)域中的普通技術(shù)人員通常所理解的相同的含義。

在實施方式的以下描述中，將理解的是，術(shù)語“第一”和“第二”、“頂部”和“底部或下部”旨在識別構(gòu)件，但并不用于僅限定構(gòu)件本身或表示特定序列。

半導(dǎo)體封裝件可以包括諸如半導(dǎo)體芯片的電子器件，并且該半導(dǎo)體芯片可以包括來自集成有電子電路的半導(dǎo)體基板的芯片的切割或處理形式。半導(dǎo)體芯片可以是存儲器芯片，在該存儲器芯片中集成有諸如動態(tài)隨機存取存儲器(dram)器件、靜態(tài)隨機存取存儲器(sram)器件、閃速存儲器器件、磁性隨機存取存儲器(mram)器件、電阻隨機存取存儲器(reram)器件、鐵電隨機存取存儲器(feram)器件或相變隨機存取存儲器(pcram)器件的存儲器集成電路。另選地，半導(dǎo)體芯片可以是邏輯芯片、專用集成電路(asic)芯片或邏輯電路被集成在半導(dǎo)體基板上的片上系統(tǒng)(soc)。半導(dǎo)體封裝件可以被應(yīng)用于諸如移動裝置、生物或醫(yī)療保健有關(guān)的電子裝置以及可穿戴在人體上的電子裝置的信息通信裝置。

遍及本說明書，相同的附圖標(biāo)記可以指代相同的元件。因此，即使沒有參照一附圖提及或描述附圖標(biāo)記，也可以參照另一附圖來提及或描述該附圖標(biāo)記。另外，即使附圖中沒有示出該附圖標(biāo)記，也可以參照另一附圖來提及或描述它。

圖1至圖10是例示根據(jù)示例性實施方式的半導(dǎo)體封裝件及其制造方法的截面圖。

本公開的半導(dǎo)體封裝件可以被示例為封裝體疊層(pop)結(jié)構(gòu)。例如，該pop結(jié)構(gòu)可以具有第二半導(dǎo)體封裝部分(頂部封裝件)被層疊在第一半導(dǎo)體封裝部分(底部封裝件)上并且第一半導(dǎo)體封裝件和第二半導(dǎo)體封裝件通過其之間設(shè)置的連接器來彼此電連接的結(jié)構(gòu)。

如圖1所示，第一半導(dǎo)體芯片1200被安裝在第一互連結(jié)構(gòu)層1100上。例如，第一互連結(jié)構(gòu)層1100和第一半導(dǎo)體芯片1200可以是構(gòu)成pop結(jié)構(gòu)的第一半導(dǎo)體封裝部分的構(gòu)件。第一互連結(jié)構(gòu)層1100可以是提供用于將第一半導(dǎo)體芯片1200電連接到外部裝置的布線電路的構(gòu)件。第一半導(dǎo)體芯片1200可以被電連接或信號連接到第一互連結(jié)構(gòu)層1100。

第一互連結(jié)構(gòu)層1100可以包括提供電路徑的布線電路，第二半導(dǎo)體封裝件通過該電路徑以被電連接到外部裝置。第一互連結(jié)構(gòu)層1100可以包括印刷電路板(pcb)，在該pcb中布線電路被設(shè)置在絕緣基板上?；蛘?，第一互連結(jié)構(gòu)層1100可以是內(nèi)插器(interposer)，在該內(nèi)插器中布線電路被設(shè)置在硅(si)基板或有機基板上。另選地，第一互連結(jié)構(gòu)層1100可以是組合式(builtup)互連結(jié)構(gòu)，在該組合式互連結(jié)構(gòu)中布線電路被設(shè)置在多層介電層上。

第一互連結(jié)構(gòu)層1100可以包括在中心的第一介電體層1110，并且可以包括在第一介電體層1110的第一表面1113上的作為互連電路結(jié)構(gòu)的導(dǎo)電圖案的第一線跡圖案(tracepattern)1170。第一介電體層1110可以包括諸如環(huán)氧樹脂的介電材料的層或其中包含玻璃纖維的樹脂層。在第一介電體層1110的第一表面上設(shè)置的第一線跡圖案1170可以被設(shè)置為包括第一接觸部分1171和第二接觸部分1172的圖案。

第一芯片連接連接器1210可以接觸并且可以被固定到第一線跡圖案1170的第二接觸部分1172，并且第一芯片連接連接器1210可以將第一互連結(jié)構(gòu)層1100電連接到第一半導(dǎo)體芯片1200。各個第一芯片連接連接器1210可以具有被直接固定到第一半導(dǎo)體芯片1200的微型凸塊的形狀。第二接觸部分1172可以包括多個獨立分開的導(dǎo)電圖案，并且各個導(dǎo)電圖案被連接到各個第一芯片連接連接器1210。因此，第二接觸部分1172可以提供向第一半導(dǎo)體芯片1200提供輸入/輸出信號的路徑。

第一介電層1130可以被設(shè)置在第一互連結(jié)構(gòu)層1100的第一介電體層1110的第一表面1113上。第一介電層1130可以使第一線跡圖案1170的第一接觸部分1171和第二接觸部分1172暴露。第一介電層1130可以包括諸如阻焊劑的光敏有機材料的介電層。

第二線跡圖案1190可以被設(shè)置在第一互連結(jié)構(gòu)層1100的第一介電體層1110的與第一表面1113相對的第二表面1115上。第二線跡圖案1190可以是為電連接到外部裝置而提供第三接觸部分1191的導(dǎo)電圖案。

使第二線跡圖案1190的第三接觸部分1191暴露的第二介電層1150可以被設(shè)置在第一互連結(jié)構(gòu)層1100的第一介電體層1110的第二表面1115上。用于將第一線跡圖案1170電連接到第二線跡圖案1190的導(dǎo)電的第一內(nèi)部線跡圖案1180可以被設(shè)置在第一介電體層1110中。各個導(dǎo)電的第一內(nèi)部線跡圖案1180可以具有基本上穿透第一介電體層1110的導(dǎo)電通孔的形狀。

第一半導(dǎo)體芯片1200可以包括被設(shè)置在半導(dǎo)體基板(例如，硅基板)上的集成電路，并且可以包括被連接到集成電路的互連結(jié)構(gòu)。用于構(gòu)成集成電路的晶體管可以被設(shè)置在硅基板上，并且層間介電(ild)層、金屬間介電(imd)層和金屬互連可以被設(shè)置在硅基板上，以及晶體管至少可以形成第一半導(dǎo)體芯片1200的實質(zhì)部分。第一半導(dǎo)體芯片1200可以被設(shè)計成執(zhí)行控制芯片或邏輯芯片的功能。第一半導(dǎo)體芯片1200可以具有片上系統(tǒng)(soc)的形狀。

如圖2所示，多個第一凸塊1310被安裝在第一互連結(jié)構(gòu)層1100上，并在橫向方向上與第一半導(dǎo)體芯片1200間隔開。第一半導(dǎo)體芯片1200可以被設(shè)置在第一互連層1100上。各個第一凸塊1310可以具有諸如焊球形狀的球形狀。第一凸塊1310可以被附接到第一線跡圖案1170的第一接觸部分1171。各個第一凸塊1310的底部可以接觸第一線跡圖案1170的第一接觸部分1171，并且第一凸塊1310可以被固定到第一線跡圖案1170的第一接觸部分1171。

多個第一凸塊1310可以被設(shè)置在除了與第一半導(dǎo)體芯片1200交疊的區(qū)域以外的第一互連結(jié)構(gòu)層1100上。能夠被設(shè)置在第一互連結(jié)構(gòu)層1100上的第一凸塊1310的數(shù)量可以取決于第一互連結(jié)構(gòu)層1100的被第一半導(dǎo)體芯片1200留出而暴露的面積、各個第一凸塊1310之間的布置間距以及第一凸塊1310的直徑w1。第一互連結(jié)構(gòu)層1100的暴露區(qū)域的面積可以被整個半導(dǎo)體封裝件的尺寸所限制，并且可以被第一半導(dǎo)體芯片1200的尺寸所限制。

為了滿足半導(dǎo)體封裝件的高速操作和各種功能，半導(dǎo)體封裝件中所需的i/o路徑的數(shù)量大大增加。由于第一凸塊1310被設(shè)置成提供i/o路徑，因此可以通過減小第一凸塊1310的直徑w1來減小第一凸塊1310的布置間距，以在第一互連結(jié)構(gòu)層1100的有限區(qū)域中設(shè)置更多的第一凸塊1310。當(dāng)?shù)谝煌箟K1310的直徑w1被減小時，第一凸塊1310的高度h1也可以被降低。可以根據(jù)第一凸塊1310的直徑w1來限制具有焊球形狀的第一凸塊1310的高度h1。當(dāng)?shù)谝煌箟K1310的直徑w1被減小時，第一凸塊1310的高度h1也可以被降低。因此，第一凸塊1310的高度h1可以低于第一半導(dǎo)體芯片1200的布置高度h3。為了設(shè)置更多個i/o路徑，更多數(shù)量的較小球被設(shè)置成具有較小間距。因此，球的高度變得低于芯片的布置高度。

如圖3所示，第一模具層1410被形成為覆蓋第一半導(dǎo)體芯片1200和多個第一凸塊1310。第一模具層1410可以通過使用環(huán)氧模制化合物(emc)的模制工藝來形成。第一模具層1410可以被設(shè)置成密封劑(encapsulant)，以保護第一半導(dǎo)體芯片1200。

如圖4所示，第一模具層(圖3的1410)的一些部分可以被選擇性地去除。覆蓋第一半導(dǎo)體芯片1200的第一模具層的第一部分1411沒有被去除。第一模具層的除了第一部分1411之外的第二部分1412可以被去除，使得第二部分1412具有預(yù)定厚度。模具層的第二部分1412可以是第一凸塊1310被設(shè)置在其中的部分。在部分去除第一模具層的第二部分1412的工藝中，第一凸塊1310的頂部1311的表面可以被暴露。當(dāng)部分地去除第一模具層的第二部分1412時，第一凸塊1310的頂部1311可以被去除預(yù)定厚度。因此，第一凸塊1310可以具有比初始高度(圖2的h1)更低的高度h1’。

由于針對第一模具層的第二部分1412執(zhí)行了部分去除，因此第一模具層的第二部分1412從表面凹進，并且在暴露出第一凸塊1310的頂部1311之后可以停止該部分去除。在第一模具層的預(yù)定厚度的第二部分1412被去除之后，第二部分1412的保留部分1413可以具有比第一模具層的第一部分1411的表面高度更低的表面高度。因此，在第一模具層的第二部分的保留部分1413與第一模具層的第一部分1411之間可能存在階梯形狀。第一模具層的第二部分的保留部分1413可以使第一凸塊1310的頂部1311暴露，并且可以通過填充各個第一凸塊1310之間的空間來將第一凸塊1310彼此分離。

第一模具層的第二部分1412可以通過僅在第一模具層的第二部分1412上方引入研磨器(grinder)(未例示)并且部分地研磨第一模具層的第二部分1412來選擇性地去除。第一模具層的第二部分1412可以通過研磨而被部分地去除，使得多個第一凸塊1310被同時暴露。通過研磨，第一凸塊1310的頂部可以被去除預(yù)定厚度。在形成分別暴露出各個第一凸塊1310的開孔(未例示)的情況下，因為必須依次形成各個開孔，所以可能需要較長的工藝時間。相反，在通過部分研磨來去除特定厚度的第二部分1412的情況下，因為多個第一凸塊1310被同時暴露，所以可以在較短的工藝時間內(nèi)執(zhí)行去除工藝。

如圖5所示，設(shè)置了被連接到暴露的第一凸塊1310的第二凸塊1330。各個第二凸塊1330可以具有球形狀。第二凸塊1330可以具有焊球形狀，該焊球形狀具有與第一凸塊1310的直徑和高度大致相等的直徑w2和高度h2。第二凸塊1330可以被附接到第一凸塊1310以與第一凸塊1310交疊，并且可以被固定到第一凸塊1310。所附接的第一凸塊1310的高度h1’與第二凸塊1330的高度h2之和(即，所層疊的第一凸塊1310和第二凸塊1330的總高度)可以高于第一半導(dǎo)體芯片1200的高度(圖2的h3)。依次層疊的第一凸塊1310和第二凸塊1330的總高度高于第一模具層的第一部分1411的表面高度。因此，第二凸塊1330的頂部的一部分突出到第一模具層的第一部分1411之上。

在僅具有一個焊球的情況下，當(dāng)焊球的頂部的一部分突出到第一模具層的第一部分1411的表面之上時，因為焊球的高度取決于焊球的直徑，所以焊球可能需要具有相當(dāng)大的直徑。這樣，如果具有很大直徑的焊球被設(shè)置在第一互連結(jié)構(gòu)層1100的有限區(qū)域中，則因為可以被設(shè)置在該有限區(qū)域中的焊球的數(shù)量可能被限制，所以可能難以確保更多的i/o路徑。

同時，因為第一互連結(jié)構(gòu)層1100必須確保更大的面積以設(shè)置更多數(shù)量的焊球來確保更多數(shù)量的i/o路徑，所以半導(dǎo)體封裝件可能需要具有非常大的設(shè)計尺寸?？梢詫⑹沟玫诙箟K1330可以被層疊在第一凸塊1310上的結(jié)構(gòu)的總高度實現(xiàn)為所需高度水平并維持構(gòu)成第一凸塊1310和第二凸塊1330的焊球的較小直徑。因此，可以在第一互連結(jié)構(gòu)層1100的有限區(qū)域中設(shè)置更多的第一凸塊1310和第二凸塊1330的層疊結(jié)構(gòu)。

在僅具有一個第一凸塊1310的情況下，當(dāng)將第一凸塊1310的高度(圖2的h1)實現(xiàn)為超過第一半導(dǎo)體芯片1200的布置高度(圖2的h3)的水平時，第一凸塊1310的直徑(圖2的w1)可能必須被相對增大。因此，當(dāng)?shù)谝煌箟K1310的直徑(圖2的w1)被增大時，更少數(shù)量的第一凸塊1310可以被設(shè)置在第一互連結(jié)構(gòu)層1100上。為了設(shè)置更多數(shù)量的第一凸塊1310，第一凸塊1310可以被形成為具有相對更小的直徑。可以通過在第一凸塊1310上層疊第二凸塊1330來實現(xiàn)具有所需高度h1’+h2的連接器1300。

如圖6所示，第二模具層1440被形成為覆蓋第二凸塊1330并將第二凸塊1330彼此隔離。第二模具層1440可以由使用emc的模制工藝來形成。第二模具層1440可以被形成為填充第一模具層的第二部分(圖4中的1412)的去除部分。第二模具層1440可以被形成為補償由第一模具層的部分去除的第二部分(圖4中的1412)提供的階梯狀拓?fù)浣Y(jié)構(gòu)并且可以被形成為具有平坦的外表面。

如圖7所示，第二模具層(圖6中的1440)可以被凹進以暴露出第一模具層的第一部分1411的表面1419。平坦化的第二模具層1441可以保持填充階梯形狀?？梢酝ㄟ^研磨第二模具層(圖6中的1440)的整個表面以使得該表面被凹進到預(yù)定厚度來執(zhí)行將第二模具層(圖6中的1440)平坦化的工藝。通過研磨，第二凸塊1330的頂部可以被凹進預(yù)定厚度，并且第二凸塊1330的頂部1331可以被暴露出。

被層疊在第一凸塊1310上的第二凸塊1330可以形成貫通式模具連接器(tmc)結(jié)構(gòu)1300，該貫通式模具連接器結(jié)構(gòu)基本上穿透第一模具層的第二部分1413和凹進的第二模具層1441。為了增大tmc1300的高度，附加的凸塊(未例示)還可以被設(shè)置在第一凸塊1310與第二凸塊1330之間。附加的凸塊(未例示)可以被形成為具有與第一凸塊1310相同的形狀。而且，附加的模具層(未例示)可以被形成為填充在附加的凸塊之間，并且附加的模具層可以被部分地去除以暴露出附加的凸塊(未例示)的頂部。然后，第二凸塊1330可以被形成在暴露出的附加的凸塊(未例示)的頂部上。因此，可以增大tmc1300的高度或引入具有更小直徑的球形狀的第一凸塊1310或第二凸塊1330。

第一半導(dǎo)體封裝部分1000的結(jié)構(gòu)被形成為包括第一互連結(jié)構(gòu)層1100、第一半導(dǎo)體芯片1200和tmc1300。tmc1300可以基本上穿透多層模具層結(jié)構(gòu)，使得第一模具層的第二部分1413和第二模具層1441被層疊。雖然第一半導(dǎo)體封裝部分1000被示例成使得第一互連結(jié)構(gòu)層1100被連接到第一凸塊1310，但該結(jié)構(gòu)可以被修改成使得第一互連結(jié)構(gòu)層1100被連接到第二凸塊1330。而且，雖然第一半導(dǎo)體封裝部分1000被示例成使得第一互連結(jié)構(gòu)層1100被連接到第一凸塊1310，但該結(jié)構(gòu)可以被修改成使得附加的半導(dǎo)體芯片(未例示)被連接到第一凸塊1310或者附加的半導(dǎo)體芯片(未例示)被連接到第一芯片連接連接器1210。雖然第一半導(dǎo)體封裝部分1000被示例成僅包括一個第一半導(dǎo)體芯片1200，但該結(jié)構(gòu)可以被修改成使得多個第一半導(dǎo)體芯片1200被層疊。雖然第一半導(dǎo)體封裝部分1000被示例成使得第一半導(dǎo)體芯片1200通過微型凸塊形狀的第一芯片連接連接器1210被連接到第一互連結(jié)構(gòu)層1100，但第一芯片連接連接器1210可以具有接合線形狀。

如圖8所示，用于電連接到外部裝置的外部連接器1500可以被附接在第一互連結(jié)構(gòu)層1100的第一介電體層1110的第二表面1115上。各個外部連接器1500均可以具有焊球形狀。外部連接器1500可以被附接到第二線跡圖案1190的第三接觸部分1191。

如圖9所示，第二半導(dǎo)體封裝部分2000可以被形成。第二半導(dǎo)體封裝部分2000可以被形成為要被層疊在第一半導(dǎo)體封裝部分(圖7中的1000)上的封裝件。第二半導(dǎo)體封裝部分2000可以具有第二半導(dǎo)體芯片2200被安裝在第二互連結(jié)構(gòu)層2100上的結(jié)構(gòu)。第二互連結(jié)構(gòu)層2100可以是提供互連電路的構(gòu)件，該互連電路用于將第二半導(dǎo)體芯片2200電連接到第一半導(dǎo)體封裝部分(圖7中的1000)或外部裝置。半導(dǎo)體芯片2200可以被電連接或信號連接到第二互連結(jié)構(gòu)層2100。第二互連結(jié)構(gòu)層2100可以是包括被設(shè)置在絕緣基板上的布線電路的pcb類型。第二互連結(jié)構(gòu)層2100可以是其中布線電路被設(shè)置在硅基板或有機基板上的內(nèi)插器。另選地，第二互連結(jié)構(gòu)層2100可以是包括被設(shè)置在多層介電層上的布線電路的組合式互連結(jié)構(gòu)。

第二互連結(jié)構(gòu)層2100可以包括在中心的第二介電體層2110，并且該第二互連結(jié)構(gòu)層2100可以包括作為布線電路結(jié)構(gòu)的在第二介電體層2110的第三表面2113上的導(dǎo)電圖案的第三線跡圖案2170。第二介電體層2110可以包括諸如環(huán)氧樹脂的介電材料的層或包含玻璃纖維的樹脂層。第二芯片連接連接器2310可以被固定到設(shè)置在第二介電體層2110的第三表面2113上的第三線跡圖案2170，并且第二芯片連接連接器2310可以將第二互連結(jié)構(gòu)層2100電連接到第二半導(dǎo)體芯片2200。

第二半導(dǎo)體芯片2200可以被設(shè)置為形成多層結(jié)構(gòu)。在實施方式中，上部的第二半導(dǎo)體芯片2220可以被層疊在下部的第二半導(dǎo)體芯片2210上以作為第三半導(dǎo)體芯片，或者更多數(shù)量的第三半導(dǎo)體芯片還可以被層疊在下部的第二半導(dǎo)體芯片2210上。第二芯片連接連接器2310可以包括直接將下部的第二半導(dǎo)體芯片2210連接到第三線跡圖案2170的第二芯片連接第一連接器2311以及直接將上部的第二半導(dǎo)體芯片2220連接到第三線跡圖案2170的第二芯片連接第二連接器2312。第二芯片連接連接器2310可以具有接合線形狀。雖然沒有被例示，但第二芯片連接連接器2310也可以被設(shè)置在凸塊連接結(jié)構(gòu)中。

第四線跡圖案2190可以被設(shè)置在第二互連結(jié)構(gòu)層2100的第二介電體層2110的與第三表面2113相對的第四表面2115上。各個第四線跡圖案2190的表面的一部分可以保持被第三介電層2150暴露，以提供到第一半導(dǎo)體封裝部分(圖7中的1000)或到外部裝置的電連接。用于將第三線跡圖案2170電連接到第四線跡圖案2190的導(dǎo)電的第二內(nèi)部線跡圖案2180可以被設(shè)置在第二介電體層2110中。導(dǎo)電的第二內(nèi)部線跡圖案2180可以具有導(dǎo)電通孔的形狀，該導(dǎo)電通孔基本上穿透第二介電體層2110。

可以通過在第二互連結(jié)構(gòu)層2100上設(shè)置第二半導(dǎo)體芯片2200并且形成第三模具層2400以覆蓋第二半導(dǎo)體芯片2200來形成第二半導(dǎo)體封裝部分2000。

如圖10所示，可以使用第三凸塊1350將第二半導(dǎo)體封裝部分2000的第二互連結(jié)構(gòu)層2100電連接和機械連接到第一半導(dǎo)體封裝部分1000的第二凸塊1330。第三凸塊1350可以被固定到第二凸塊1330的暴露的頂部。因此，可以具有包括第二半導(dǎo)體封裝部分2000被層疊到第一半導(dǎo)體封裝部分1000上的pop結(jié)構(gòu)的半導(dǎo)體封裝件3000。各個第三凸塊1350可以具有焊球形狀。第三凸塊1350可以具有與第一凸塊1310或第二凸塊1330大致相同的球形狀，或者可以具有與第一凸塊1310或第二凸塊1330具有相同直徑的焊球形狀。

由于形成tmc1300的第二凸塊1330可以具有較小的直徑并且可以被設(shè)置成更多的數(shù)量，因此第二半導(dǎo)體芯片2200可以被直接設(shè)置并被電連接到第二凸塊1330。另外，在圖10中，雖然該結(jié)構(gòu)被示例成使第二半導(dǎo)體封裝部分2000被層疊并被電連接到第二凸塊1330，但該結(jié)構(gòu)可以被修改成使得第二半導(dǎo)體封裝部分2000被設(shè)置在第一互連結(jié)構(gòu)層1100的位置處，并且第一互連結(jié)構(gòu)層1100被設(shè)置成被連接到第二凸塊1330。

再次參照圖10，半導(dǎo)體封裝件3000可以包括被設(shè)置在第一互連結(jié)構(gòu)層1100上的第一半導(dǎo)體芯片1200和多個第一凸塊1310，并且可以包括第一模具層1411和1413。第一模具層1411和1413可以包括覆蓋第一半導(dǎo)體芯片1200的第一部分1411和填充在各個第一凸塊1310之間以使第一凸塊1310的頂部1311被暴露出的第二部分1413。第一部分1411和第二部分1413可以形成階梯形狀。半導(dǎo)體封裝件3000可以包括被連接到暴露的第一凸塊1310的第二凸塊1330；以及填充在各個第二凸塊1330之間以使第二凸塊1330的頂部1331被暴露并且填充該階梯形狀的第二模具層1441。半導(dǎo)體封裝件3000可以包括被層疊以被電連接到第二凸塊1330的第二半導(dǎo)體芯片2200。

包括被層疊在第一凸塊1310上的第二凸塊1330的tmc1300可以被設(shè)置在半導(dǎo)體封裝件3000中，以基本上穿透多層模具層結(jié)構(gòu)1413和1441。第一凸塊1310和第二凸塊1330可以被設(shè)置成具有較小直徑的焊球，因此tmc1300可以被設(shè)置在具有更小間距間隔p的半導(dǎo)體封裝件3000中。不同于已知的貫通式模具通孔(tmv)結(jié)構(gòu)，tmc1300結(jié)構(gòu)可以通過層疊焊球形狀而被形成。由于已知的tmv結(jié)構(gòu)通過使用激光鉆孔來形成穿透模具層的通孔(未例示)而被形成，因此可能會占用較長的工藝時間來形成大量的tmv以便具有精細(xì)直徑。由于tmc1300可以通過附接大量的焊球并部分去除模具層而被形成，因此tmc1300可以在相對短的工藝時間內(nèi)被構(gòu)造。

圖11至圖18是例示根據(jù)實施方式的半導(dǎo)體封裝件及其制造方法的視圖。圖11、圖12和圖14是示出沿圖13中的俯視圖的線a-a’截取的截面結(jié)構(gòu)的截面立體圖。圖15和圖17是示出沿圖16中的俯視圖的線a-a’截取的部分的截面立體圖。

如圖11所示，第一半導(dǎo)體芯片4200被安裝在第一互連結(jié)構(gòu)層4100上。第一互連結(jié)構(gòu)層4100可以是提供用于將第一半導(dǎo)體芯片4200電連接到外部裝置的布線電路的構(gòu)件，并且可以具有pcb或內(nèi)插器的形狀，在該pcb或內(nèi)插器中布線電路被設(shè)置在硅(si)基板或有機基板上。另選地，第一互連結(jié)構(gòu)層4100可以是組合式互連結(jié)構(gòu)，在該組合式互連結(jié)構(gòu)中布線電路被設(shè)置在多層介電層的結(jié)構(gòu)上。

第一互連結(jié)構(gòu)層4100可以包括在中心的第一介電體層4110，并且第一互連結(jié)構(gòu)層4100可以包括在第一介電體層4110的第一表面4113上的作為互連電路結(jié)構(gòu)的導(dǎo)電圖案的第一線跡圖案4170。被設(shè)置在第一介電體層4110的第一表面4113上的第一線跡圖案4170可以被設(shè)置成包括第一接觸部分4171和第二接觸部分4172。第一芯片連接連接器4210可以接觸并被固定到第一線跡圖案4170的第二接觸部分4172，并且第一芯片連接連接器4210可以將第一互連結(jié)構(gòu)層4100電連接到第一半導(dǎo)體芯片4200。各個第一芯片連接連接器4210可以具有直接被固定到第一半導(dǎo)體芯片4200的微型凸塊的形狀。第二接觸部分4172可以包括多個分開的導(dǎo)電圖案，并且各個導(dǎo)電圖案被連接到各個第一芯片連接連接器4210。因此，第二接觸部分4172可以提供向第一半導(dǎo)體芯片4200提供輸入/輸出(i/o)信號的路徑。

第一介電層4130可以被設(shè)置在第一介電體層4110的第一表面4113上。第一介電層4130可以使第一線跡圖案4170的第一接觸部分4171和第二接觸部分4172被暴露。第一介電層4130可以包括諸如阻焊劑的光敏有機材料的介電層。

第二線跡圖案4190可以被設(shè)置在第一互連結(jié)構(gòu)層4100的第一介電體層4110的與第一表面4113相對的第二表面4115上。第二線跡圖案4190可以是為電連接到外部裝置而提供第三接觸部分4191的導(dǎo)電圖案。使第二線跡圖案4190的第三接觸部分4191被暴露的第二介電層4150可以被設(shè)置在第一互連結(jié)構(gòu)層4100的第一介電體層4110的第二表面4115上。用于將第一線跡圖案4170電連接到第二線跡圖案4190的導(dǎo)電的第一內(nèi)部線跡圖案4180可以被設(shè)置在第一介電體層4110中。導(dǎo)電的第一內(nèi)部線跡圖案4180可以具有導(dǎo)電通孔的形狀，該導(dǎo)電通孔基本上穿透第一介電體層4110。

第一半導(dǎo)體芯片4200可以包括被設(shè)置在半導(dǎo)體基板(例如，硅基板)上的集成電路，并且可以包括被連接到該集成電路的互連結(jié)構(gòu)。用于構(gòu)成集成電路的晶體管器件可以被設(shè)置在硅基板上，并且層間介電(ild)層、金屬間介電(imd)層以及金屬互連可以被設(shè)置在硅基板上，且因此晶體管器件可以形成第一半導(dǎo)體芯片4200。第一半導(dǎo)體芯片4200可以被設(shè)計成執(zhí)行控制芯片或邏輯芯片的功能。第一半導(dǎo)體芯片4200可以具有片上系統(tǒng)(soc)的形狀。

多個第一凸塊4310被安裝在第一互連結(jié)構(gòu)層4100上，以在橫向方向上與第一半導(dǎo)體芯片4200間隔開。各個第一凸塊4310可以具有諸如焊球形狀的球形狀。第一凸塊4310可以被附接到第一線跡圖案4170的第一接觸部分4171。各個第一凸塊4310的底端可以接觸第一線跡圖案4170的第一接觸部分4171，并且第一凸塊4310可以被固定到第一線跡圖案4170。

多個第一凸塊4310可以被設(shè)置在除了與第一半導(dǎo)體芯片4200交疊的區(qū)域以外的第一互連結(jié)構(gòu)層4100上。能夠被設(shè)置在第一互連結(jié)構(gòu)層4100上的第一凸塊4310的數(shù)量可以取決于保持被第一半導(dǎo)體芯片4200暴露的第一互連結(jié)構(gòu)層4100的區(qū)域的面積、第一凸塊4310之間的布置間距以及第一凸塊4310的直徑w1。被第一半導(dǎo)體芯片4200暴露出的第一互連結(jié)構(gòu)層4100的區(qū)域的面積可以被整個半導(dǎo)體封裝件的尺寸所限制，并且可以被第一半導(dǎo)體芯片4200的尺寸所限制。

為了滿足半導(dǎo)體封裝件的高速操作和各種功能，半導(dǎo)體封裝件中所需的i/o路徑的數(shù)量已明顯增加。由于第一凸塊4310被設(shè)置成提供i/o路徑，因此可以通過減小第一凸塊4310的直徑w1來減小第一凸塊4310的布置間距，以在第一互連結(jié)構(gòu)層4100的有限區(qū)域中設(shè)置更多數(shù)量的第一凸塊4310。當(dāng)?shù)谝煌箟K4310的直徑w1被減小時，第一凸塊4310的高度h1也可以被降低?？梢愿鶕?jù)第一凸塊4310的直徑w1來限制具有焊球形狀的第一凸塊4310的高度h1。當(dāng)?shù)谝煌箟K4310的直徑w1較小時，第一凸塊4310的高度h1也可以被降低。因此，第一凸塊4310的高度h1可以低于第一半導(dǎo)體芯片4200的布置高度h3。為了設(shè)置更多的i/o路徑，可以大量設(shè)置具有較小間距的較小的球。因此，球的高度變得低于芯片的布置高度。

第一模具層4400被形成為覆蓋第一半導(dǎo)體芯片4200和多個第一凸塊4310。第一模具層4400可以通過使用環(huán)氧模制化合物(emc)的模制工藝來形成。第一模具層4400可以被設(shè)置為密封劑，以保護第一半導(dǎo)體芯片4200。

如圖12和圖13所示，溝槽4410被形成在第一模具層4400中。圖12示出了沿圖13中所示的平面布置形狀的線a-a’截取的截面形狀。該溝槽4410可以通過部分地去除第一模具層4400的一些部分而被形成為暴露出第一凸塊4310的頂部4311的表面。多個第一凸塊4310可以被設(shè)置成在橫向方向上與第一半導(dǎo)體芯片4200間隔開的位置處形成陣列，如圖13所示。第一凸塊4310可以被設(shè)置成在垂直于a-a’線的方向上彼此間形成列。第一凸塊4310的列可以被設(shè)置為多個。例如，溝槽4410可以位于第一模具層4400的包括形成列的多個第一凸塊4310的區(qū)域處。例如，第一模具層4400的一部分可以被設(shè)置為在垂直于a-a’線的方向上延伸的帶狀，并且所設(shè)置的部分可以被部分地去除，以形成暴露出多個第一凸塊4310的溝槽4410。溝槽4410的側(cè)表面4411可以通過第一模具層4400而被形成，并且第一凸塊4310的頂部4311的表面可以在溝槽4410的底部被暴露出。將各個第一凸塊4310隔開的溝槽4410的底部4413可以由第一模具層4400形成。

當(dāng)通過選擇性地去除特定厚度的第一模具層4400來形成溝槽4410時，第一凸塊4310的某一厚度的頂部4311可以在去除工藝中被去除。第一模具層4400可以從頂部表面被凹進，并且第一凸塊4310的頂部4311的表面可以被暴露出。形成溝槽4410的工藝可以通過使用鋸刀(未例示)選擇性地以及部分地鋸切第一模具層4400的一部分來執(zhí)行。具有與溝槽4410的寬度大致相等的寬度的刀片可以被用作鋸刀(未例示)。由于溝槽4410通過鋸切工藝來形成，所以多個第一凸塊4310可以同時在溝槽4410中被暴露。因此，可以在較短的工藝時間內(nèi)暴露出多個第一凸塊4310。

如圖14所示，填充介電層4500被形成為填充溝槽4410。填充介電層4500可以包括被涂覆以填充溝槽4410的聚合物成分。填充介電層4500可以包括包含光敏成分的聚合物材料的層或包含光敏成分的有機材料的層。例如，填充介電層4500可以通過涂覆光敏聚酰亞胺以填充溝槽4410而被形成。另選地，光阻材料可以被涂覆以填充溝槽4410。

如圖15和圖16所示，填充介電層(圖14的4500)的一部分被選擇性地去除，以形成暴露出第一凸塊4310的頂部4311的開孔4503。該開孔4503可以被形成為沿著溝槽4410的延伸方向在溝槽4410中彼此間隔開。填充介電層的保留部分4501可以保持隔離各個開孔4503?；旧洗┩柑畛浣殡妼?500的開孔4503可以使用光刻工藝來形成。開孔4503可以通過曝光并顯影填充介電層4500的預(yù)定區(qū)域來形成。由于填充介電層4500被形成為包含光敏材料層，例如，光敏聚酰亞胺層，因此可以直接對填充介電層4500執(zhí)行曝光和顯影工藝。因此，可以省略用于形成干膜和掩膜的附加工藝。

如圖17所示，導(dǎo)電通孔4330被形成為連接到被開孔4503暴露出的各個第一凸塊4310。導(dǎo)電層可以被形成為填充開孔4503，并且單獨的導(dǎo)電通孔4330可以與導(dǎo)電層分離。由于導(dǎo)電通孔4330與第一凸塊4310交疊，因此導(dǎo)電通孔4330的高度可以低于第一半導(dǎo)體芯片4200的高度(圖11的h3)。導(dǎo)電通孔4330的高度可以低于第一模具層4400的厚度。由于導(dǎo)電通孔4330的高度可以被降低，因此開孔4503的縱橫比可以被減小。因此，因為開孔4503沒有被導(dǎo)電通孔4330填滿，所以可以防止缺陷。因此，導(dǎo)電通孔4330的直徑可以被減小以具有更小的尺寸。因此，被層疊在第一凸塊4310上的形成有導(dǎo)電通孔4330的tmc4300結(jié)構(gòu)可以具有更小的直徑和更小的間距。

第一互連結(jié)構(gòu)層4100、第一半導(dǎo)體芯片4200、由第一模具層4400形成的模具層結(jié)構(gòu)、填充介電層4501以及基本上穿透模具層結(jié)構(gòu)的貫通式模具連接器(tmc)4300形成第一半導(dǎo)體封裝部分4000。雖然第一半導(dǎo)體封裝部分4000被示例成第一互連結(jié)構(gòu)層4100被連接到第一凸塊4310，但第一半導(dǎo)體封裝部分4000的結(jié)構(gòu)可以被修改成使得第一互連結(jié)構(gòu)層4100被連接到導(dǎo)電通孔4330。雖然第一半導(dǎo)體封裝部分4000示例出第一互連結(jié)構(gòu)層4100被連接到第一凸塊4310，但第一半導(dǎo)體封裝部分4000的結(jié)構(gòu)可以被修改成使得附加的半導(dǎo)體芯片(未例示)被連接到第一凸塊4310，或者附加的半導(dǎo)體芯片(未例示)被連接到第一芯片連接連接器4210。

如圖17所示，用于電連接到外部裝置的外部連接器4600可以被附接在第一互連結(jié)構(gòu)層4100的第一介電體層4110的第二表面4115上。各個外部連接器4600可以具有焊球形狀。外部連接器4600可以被附接成接觸第二線跡圖案4190的第三接觸部分4191。

如圖18所示，第二半導(dǎo)體封裝部分5000可以被形成。第二半導(dǎo)體封裝部分5000可以被形成為要層疊在第一半導(dǎo)體封裝部分4000上的封裝件。第二半導(dǎo)體封裝部分5000可以具有第二半導(dǎo)體芯片5200被安裝在第二互連結(jié)構(gòu)層5100上的結(jié)構(gòu)。第二互連結(jié)構(gòu)層5100可以是提供布線電路的構(gòu)件，該布線電路用于將第二半導(dǎo)體芯片5200電連接到第一半導(dǎo)體封裝部分4000或外部裝置。第二半導(dǎo)體芯片5200可以被電連接或信號連接到第二互連結(jié)構(gòu)層5100。第二互連結(jié)構(gòu)層5100可以具有包括絕緣基板上的布線電路的pcb形狀。第二互連結(jié)構(gòu)層5100可以是包括被設(shè)置在硅基板或有機基板上的布線電路的內(nèi)插器。另選地，第二互連結(jié)構(gòu)層5100可以是包括多層介電層結(jié)構(gòu)上的布線電路的組合式互連結(jié)構(gòu)。

第二互連結(jié)構(gòu)層5100可以包括在中心的第二介電體層5110，并且可以包括在第二介電體層5110的第三表面5113上的諸如布線電路結(jié)構(gòu)的導(dǎo)電圖案的第三線跡圖案5170。第二芯片連接連接器5310可以接觸并被固定到設(shè)置在第二介電體層5110的第三表面5113上的第三線跡圖案5170。第二芯片連接連接器5310可以將第二互連結(jié)構(gòu)層5100電連接到第二半導(dǎo)體芯片5200。

上部第二半導(dǎo)體芯片5220可以被層疊在下部第二半導(dǎo)體芯片5210上以作為第三半導(dǎo)體芯片，或者更多的第三半導(dǎo)體芯片可以被層疊，從而第二半導(dǎo)體芯片5200可以具有多層層疊結(jié)構(gòu)。第二芯片連接連接器5310可以包括第二芯片連接第一連接器5311和第二芯片連接第二連接器5312，該第二芯片連接第一連接器5311直接將下部第二半導(dǎo)體芯片5210連接到第三線跡圖案5170，該第二芯片連接第二連接器5312直接將上部第二半導(dǎo)體芯片5220連接到第三線跡圖案5170。第二芯片連接連接器5310可以具有接合線形狀。雖然沒有被例示，但第二芯片連接連接器5310也可以被引入在凸塊固定結(jié)構(gòu)中。

用于布線電路的第四線跡圖案5190可以被設(shè)置在第二互連結(jié)構(gòu)層5100的第二介電體層5110的與第三表面5113相對的第四表面5115上。各個第四線跡圖案5190的表面的一部分可以被第三介電層5150暴露出，以用于電連接第一半導(dǎo)體封裝部分4000或電連接到外部裝置。導(dǎo)電的第二內(nèi)部線跡圖案5180可以被設(shè)置在第二介電體層5110中，以將第三線跡圖案5170電連接到第四線跡圖案5190。導(dǎo)電的第二內(nèi)部線跡圖案5180可以具有導(dǎo)電通孔的形狀，該導(dǎo)電通孔基本上穿透第二介電體層5110。

第二半導(dǎo)體封裝部分5000可以通過在第二互連結(jié)構(gòu)層5100上設(shè)置第二半導(dǎo)體芯片5200以及形成第二模具層5400以覆蓋第二半導(dǎo)體芯片5200而被形成。

如圖18所示，可以使用第二凸塊4350將第二半導(dǎo)體封裝部分5000的第二互連結(jié)構(gòu)層5100電連接以及機械連接到第一半導(dǎo)體封裝部分4000的導(dǎo)電通孔4330。因此，包括pop封裝結(jié)構(gòu)的半導(dǎo)體封裝件6000可以被形成，在該pop封裝結(jié)構(gòu)中第二半導(dǎo)體封裝部分5000經(jīng)由tmc4300被層疊在第一半導(dǎo)體封裝部分4000上。各個第二凸塊4350可以具有焊球形狀。各個第二凸塊4350可以具有球形狀，該球形狀具有與第一凸塊4310大致相同的尺寸或直徑。

由于形成tmc4300的導(dǎo)電通孔4330可以具有較小的直徑并且可以被設(shè)置成更多的數(shù)量，因此第二半導(dǎo)體芯片4200可以被直接設(shè)置并被電連接到導(dǎo)電通孔4330。另外，在圖18中，雖然該結(jié)構(gòu)被示例成使得第二半導(dǎo)體封裝部分5000被層疊以被電連接到導(dǎo)電通孔4330，但該結(jié)構(gòu)可以被修改成使得第二半導(dǎo)體封裝部分5000被設(shè)置在第一互連結(jié)構(gòu)層4100的位置處，并且第一互連結(jié)構(gòu)層4100被設(shè)置成被連接到導(dǎo)電通孔4330。

再次參照圖18，半導(dǎo)體封裝件6000可以包括被設(shè)置在第一互連結(jié)構(gòu)層4100上的第一半導(dǎo)體芯片4200和多個第一凸塊4310，并且可以包括第一模具層4400，該第一模具層4400提供掩埋第一半導(dǎo)體芯片4200并且使第一凸塊4310的頂部4311被暴露的多個溝槽的形狀。介電層(圖17的4501)被設(shè)置成填充溝槽(圖14的4410)并提供使第一凸塊4310的頂部4311被暴露的開孔(圖17的4503)的形狀，以及導(dǎo)電通孔4330可以被設(shè)置成填充開孔(圖17的4503)并且被連接到各個第一凸塊4310。半導(dǎo)體封裝件6000可以包括被層疊以被電連接到導(dǎo)電通孔4330的第二半導(dǎo)體芯片5200。

包括被層疊在第一凸塊4310上的導(dǎo)電通孔4330的tmc4300可以被設(shè)置在半導(dǎo)體封裝件6000中，以基本上穿透多層模具結(jié)構(gòu)4400和4501。形成tmc4300的第一凸塊4310和導(dǎo)電通孔4330可以具有較小直徑，從而tmc4300可以被設(shè)置在具有更小間距間隔p的半導(dǎo)體封裝件6000中。不同于已知的貫通式模具通孔(tmv)，tmc4300可以通過層疊焊球形狀和導(dǎo)電通孔來制備。由于已知的tmv結(jié)構(gòu)通過使用激光鉆孔來形成穿透模具層的通孔(未例示)而被形成，因此可能占用較長的工藝時間來形成大量的tmv以便具有精細(xì)直徑。另一方面，由于可以通過附接大量的焊球以及使用光刻工藝圖案化填充溝槽的光敏填充介電層4501來形成tmc4300，因此可以在相對短的工藝時間內(nèi)實現(xiàn)tmc4300。

圖19是例示根據(jù)實施方式的包括存儲卡7800的電子系統(tǒng)的框圖，該存儲卡7800包括至少一個半導(dǎo)體封裝件。存儲卡7800包括諸如非易失性存儲裝置的存儲器7810和存儲控制器7820。存儲器7810和存儲控制器7820可以存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。根據(jù)實施方式，存儲器7810和/或存儲控制器7820包括被設(shè)置在嵌入式封裝件中的一個或更多個半導(dǎo)體芯片。

存儲器7810可以包括本發(fā)明的實施方式的技術(shù)所應(yīng)用至的非易失性存儲裝置。存儲控制器7820可以控制存儲器7810，使得響應(yīng)于來自主機7830的讀/寫請求來讀出存儲的數(shù)據(jù)或者存儲數(shù)據(jù)。

圖20是例示根據(jù)實施方式的包括至少一個封裝件的電子系統(tǒng)8710的框圖。電子系統(tǒng)8710可以包括控制器8711、輸入/輸出裝置8712以及存儲器8713?？刂破?711、輸入/輸出裝置8712以及存儲器8713可以通過提供數(shù)據(jù)移動的路徑的總線8715來彼此聯(lián)接。

在實施方式中，控制器8711可以包括微處理器、數(shù)字信號處理器、微控制器和/或能夠執(zhí)行與這些部件相同的功能的邏輯器件中的一個或更多個。根據(jù)本公開的實施方式，控制器8711或存儲器8713可以包括一個或更多個半導(dǎo)體封裝件。輸入/輸出裝置8712可以包括從按鍵、鍵盤、顯示裝置、觸摸屏等中選擇的至少一個。存儲器8713是用于存儲數(shù)據(jù)的裝置。存儲器8713可以存儲要被控制器8711等執(zhí)行的數(shù)據(jù)和/或指令。

存儲器8713可以包括諸如dram的易失性存儲裝置和/或諸如閃速存儲器的非易失性存儲裝置。例如，閃速存儲器可以被安裝到諸如移動終端或臺式計算機的信息處理系統(tǒng)。閃速存儲器可以構(gòu)成固態(tài)盤(ssd)。在這種情況下，電子系統(tǒng)8710可以在閃速存儲系統(tǒng)中穩(wěn)定地存儲大量數(shù)據(jù)。

電子系統(tǒng)8710還可以包括被配置成向通信網(wǎng)絡(luò)發(fā)送數(shù)據(jù)和從通信網(wǎng)絡(luò)接收數(shù)據(jù)的接口8714。接口8714可以是有線或無線類型。例如，接口8714可以包括天線或者有線或無線收發(fā)器。

電子系統(tǒng)8710可以被實現(xiàn)為移動系統(tǒng)、個人計算機、工業(yè)計算機或執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是個人數(shù)字助理(pda)、便攜式計算機、平板計算機、移動電話、智能電話、無線電話、膝上型計算機、存儲卡、數(shù)字音樂系統(tǒng)以及信息發(fā)送/接收系統(tǒng)中的任一個。

如果電子系統(tǒng)8710是能夠執(zhí)行無線通信的設(shè)備，則電子系統(tǒng)8710可以用于諸如cdma(碼分多址)、gsm(全球移動通信系統(tǒng))、nadc(北美數(shù)字蜂窩)、e-tdma(增強型時分多址)、wcdma(寬帶碼分多址)、cdma2000、lte(長期演進)以及wibro(無線寬帶因特網(wǎng))的通信系統(tǒng)中。

出于例示性目的，以上已公開了本公開的實施方式。本領(lǐng)域技術(shù)人員將理解，在不脫離如所附權(quán)利要求書中所公開的本公開的范圍和精神的情況下，可以進行各種修改、添加和替換。

相關(guān)申請的交叉引用

本申請要求于2016年1月6日提交的韓國專利申請no.10-2016-0001474的優(yōu)先權(quán)，將其整體通過引用并入本文。