本發(fā)明涉及集成電路結構，特別涉及一種包括具有第一子陣列以及第二子陣列的靜態(tài)隨機存取存儲器陣列的集成電路結構。
背景技術：
靜態(tài)隨機存取存儲器(staticrandomaccessmemory,靜態(tài)隨機存取存儲器)是常用于集成電路中。靜態(tài)隨機存取存儲器單元具有不用刷新即可保住數(shù)據(jù)的有利特征。隨著對集成電路的速度要求越來越高，靜態(tài)隨機存取存儲器單元的讀取以及寫入速度亦變得越來越重要。隨著靜態(tài)隨機存取存儲器單元的尺寸日益縮小，但由于原本的尺寸就已經非常小，因此上述的要求是難以實現(xiàn)。舉例來說，形成靜態(tài)隨機存取存儲器單元的字元線以及位元線的金屬層導線的薄膜電阻將越來越高，因此靜態(tài)隨機存取存儲器單元的字元線以及位元線的rc延遲將增加，這將阻礙讀取速度以及寫入速度的改善。
于納米工藝時代中，靜態(tài)隨機存取存儲器單元的數(shù)量非常多，以增加靜態(tài)隨機存取存儲器單元的效率。然而，這將產生兩個問題。第一，由于每個位元線必須連接至靜態(tài)隨機存取存儲器單元更多的行，這將造成更高的位元線金屬耦合電容，并因此降低差動位元線(即位元線以及位元線條)的差動速度。第二，由于每個字元線亦須連接至靜態(tài)隨機存取存儲器更多的列，將造成更長的字元線，并因此形成更大的電阻值并增加rc延遲。
技術實現(xiàn)要素：
本發(fā)明一實施例提供一種集成電路結構，包括一靜態(tài)隨機存取存儲器陣列。靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的上述靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、與第一上拉金氧半導體裝置以及第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置、以及連接至交叉栓鎖反相器的一第一溝道柵極金屬氧化物半導體裝置以及一第二溝道柵極金屬氧化物半導體裝置。一第一位元線以及一第一互補位元線是連接至第一子陣列的一列中的靜態(tài)隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。一第二位元線以及一第二互補位元線是連接至第二子陣列的一列中的靜態(tài)隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。第一位元線以及第一互補位元線是與第二位元線以及第二互補位元線斷開。感測放大器電路是電性耦接至第一位元線、第一互補位元線、第二位元線以及第二互補位元線，并用以感測第一位元線、第一互補位元線、第二位元線以及第二互補位元線。
本發(fā)明另一實施例提供一種集成電路架構，包括一靜態(tài)隨機存取存儲器陣列。靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、與第一上拉金氧半導體裝置以及第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置、以及連接至交叉栓鎖反相器的一第一溝溝道柵極金屬氧化物半導體裝置以及一第二溝道柵極金屬氧化物半導體裝置。一第一位元線、一第一互補位元線以及一第一核心電源電壓供應線是位于一第一金屬層中，并連接至第一子陣列中靜態(tài)隨機存取存儲器單元的一列。一第二位元線、一第二互補位元線以及一第二核心電源電壓供應線是位于第一金屬層中，并連接至第二子陣列中靜態(tài)隨機存取存儲器單元的上述列。一第一電源以及一第二電源是分別連接至第一核心電源電壓供應線以及第二第一核心電源電壓供應線。一第一橋接金屬線以及一第二橋接金屬線是跨越第二子陣列，并分別連接至第一位元線以及第一互補位元線。一多工器是分別連接至第二位元線、第二互補位元線、第一橋接金屬線以及第二橋接金屬線。
本發(fā)明另一實施例提供一種集成電路結構，包括一靜態(tài)隨機存取存儲器陣列。靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及多列的靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個上述靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、以及與上述第一上拉金氧半導體裝置以及上述第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置。位元線以及互補位元線皆劃分為一第一部分以及一第二部分，其中位元線以及互補位元線的第一部分是連接至第一子陣列但未連接至第二子陣列，以及位元線以及互補位元線的第二部分是連接至第二子陣列但未連接至第一子陣列。一多工器是包括四個輸入節(jié)點，每個節(jié)點連接至位元線的第一部分以及第二部分的一者，以及連接至互補位元線的第一部分以及第二部分。
附圖說明
本發(fā)明可通過閱讀以下的詳細說明以及范例并配合相應的附圖以更詳細地了解。需要強調的是，依照業(yè)界的標準操作，各種特征并未依照比例繪制，并且僅用于的對其進行說明目的。事實上，為了清楚論述，各種特征的尺寸可以任意地增加或減少。
圖1、2是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元的電路圖；
圖3是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元陣列中的層的剖視圖；
圖4是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元的前端特征的布局；
圖5是顯示根據(jù)本發(fā)明一些實施例所述的包括兩個子陣列的靜態(tài)隨機存取存儲器陣列；
圖6是顯示根據(jù)本發(fā)明一些實施例所述的連接至兩個子陣列的互補位元線以及核心電源電壓供應線；
圖7是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元的布局；
圖8是顯示根據(jù)本發(fā)明一些實施例所述的包括兩個子陣列的靜態(tài)隨機存取存儲器陣列；
圖9是顯示根據(jù)本發(fā)明一些實施例所述的連接至兩個子陣列的互補位元線以及兩條核心電源電壓供應線。
附圖標記說明：
10～靜態(tài)隨機存取存儲器單元
102、104～核心電源電壓節(jié)點
106、108～核心接地電壓節(jié)點
10a、10b、10c、10d～外邊界
110、112～儲存數(shù)據(jù)節(jié)點
114～位元線
114a、114b～位元線
116～位元線條
116a、116b～位元線
14、34～主動區(qū)域
16、36、38～柵極電極
20～鰭
42、44～柵極接點栓塞
45～矩形框
46～源極/漏極接點栓塞
47～帶狀單元
54a、54b～長條形接點栓塞
56～靜態(tài)隨機存取存儲器陣列
56a、56b～子陣列
60、62～字元線
66～金屬線
68a、68b～輸入節(jié)點
70a、70b～輸入節(jié)點
86、87～核心接地電壓供應線
blb～互補位元線
inverter-1～第一反相器
inverter-2～第二反相器
mux～多工器
pd-1、pd-1～下拉電晶體
pg-1、pg-2～溝道柵極電晶體
pu-1、pu-2～上拉電晶體
wl～字元線
具體實施方式
下列是提供了許多不同的實施例、或示例，用于實現(xiàn)本發(fā)明的不同特征。以下是公開各種元件以及配置的具體實施例或者示例以簡化描述本發(fā)明。當然這些僅為示例但不以此為限。舉例來說，說明書中第一特征位于第二特征上方的結構可包括以第一特征與第二特征直接接觸的形式，以及可包括以于第一特征與第二特征之間插入額外的特征的形式，使得第一特征以及第二特征并未直接接觸。此外，本發(fā)明將于各個示例中重復標號和/或字母。上述的重復用以作為簡單以及清楚的對其進行說明目的，并非用以指示本發(fā)明所討論的各個實施例和/或配置之間的關系。
此外，空間相關術語，例如“下面(underlying)”、“下方(below)”、“下部(lower)”、“上方(overlying)”、“上部(upper)”等空間相關術語在此被用于描述圖中例示的一個元件或特征與另一元件或特征的關系?？臻g相關術語可包括設備于使用或操作中除了圖中描繪的方位以外的不同方位。設備可以其它方式被定向(旋轉90度或處于其它方位)，并且在此使用的空間相關描述詞應可被相應地理解。
本發(fā)明各種示例性實施例是提供靜態(tài)隨機存取存儲器單元以及對應的靜態(tài)隨機存取存儲器陣列。將討論一些實施例的一些變化。于各個視圖以及示例性實施例中，相同的標號是用以表示相同的元件。
圖1是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元10的電路圖。靜態(tài)隨機存取存儲器單元10包括為p型金氧半導體(p-typemetal-oxide-semiconductor,pmos)電晶體的上拉電晶體pu-1以及上拉電晶體pu-2，以及為n型金氧半導體(n-typemetal-oxide-semiconductor,nmos)電晶體的下拉電晶體pd-1、下拉電晶體pd2、溝道柵極電晶體pg-1以及溝道柵極電晶體pg-2。溝道柵極電晶體pg-1以及溝道柵極電晶體pg-2的柵極是通過字元線wl控制，字元線wl用以判斷靜態(tài)隨機存取存儲器單元10是否被選取。由上拉電晶體pu-1、上拉電晶體pu-2、下拉電晶體pd-1以及下拉電晶體pd-2所形成的閂鎖是用以儲存一個位元，其中該位元的互補值是儲存于儲存數(shù)據(jù)(storagedate,sd)節(jié)點110以及儲存數(shù)據(jù)節(jié)點112中。儲存的位元可通過包括位元線(bit-line,bl)114以及位元線條(bit-linebar,blb)116的互補位元線寫入靜態(tài)隨機存取存儲器單元10或者自靜態(tài)隨機存取存儲器單元10讀取。靜態(tài)隨機存取存儲器單元10是通過具有正電源電壓的正電源節(jié)點vdd供電(亦可表示為vdd)。靜態(tài)隨機存取存儲器單元10亦連接至電性接地的電源電壓vss(亦可表示為vss)。上拉電晶體pu-1以及下拉電晶體pd-1是形成一第一反相器。上拉電晶體pu-2以及下拉電晶體pd-2是形成一第二反相器。第一反相器的輸入端是連接至電晶體pg-1以及第二反相器的輸出端。第一電晶體的輸出端是連接至電晶體pg-2以及第二反相器的輸入端。
上拉電晶體pu-1以及上拉電晶體pu-2的源極是分別連接至核心電源電壓(亦可表示為cvdd)節(jié)點102以及核心電源電壓節(jié)點104，核心電源電壓節(jié)點102、104是連接至電源電壓(以及供應線)vdd。下拉電晶體pd-1以及下拉電晶體pd-2的源極是分別連接至核心接地電壓(亦可表示為cvss)節(jié)點106以及核心接地電壓節(jié)點108，核心接地電壓節(jié)點106、108是連接至電源電壓(以及供應線)vss。上拉電晶體pu-1以及下拉電晶體pd-1的柵極是連接至上拉電晶體pu-2以及下拉電晶體pd-2的漏極，并形成表示為sd節(jié)點110的連接節(jié)點。上拉電晶體pu-2以及下拉電晶體pd-2的柵極是連接至上拉電晶體pu-1以及下拉電晶體pd-1的漏極，并形成表示為sd節(jié)點112的連接節(jié)點。溝道柵極電晶體pg-1的源極/漏極區(qū)域是于位元線節(jié)點上連接至位元線114。溝道柵極電晶體pg-2的源極/漏極區(qū)域是連接至位元線條116的字元線條節(jié)點。
圖2是顯示靜態(tài)隨機存取存儲器單元10的另一電路圖，其中圖1中的電晶體pu-1以及電晶體pd-1是表示為第一反相器inverter-1，以及電晶體pu-2以及電晶體pd-2是表示為第二反相器inverter-2。第一反相器inverter-1的輸出端是連接至電晶體pg-1以及第二反相器inverter-2的輸入端。第二反相器inverter-2的輸出端是連接至電晶體pg-2以及第一反相器inverter-1的輸入端。
圖3是顯示靜態(tài)隨機存取存儲器單元10中多層的示意剖視圖，上述層是形成于半導體晶片或者晶圓上。值得注意的是，圖3僅示例性地顯示內連線結構以及電晶體的各個層位，并非反映靜態(tài)隨機存取存儲器單元10的實際剖視圖。內連線結構包括接點層位、od(其中術語「od」表示「主動區(qū)域」)層位、介層窗接點層位(via_0層位、via_1層位、via_2層位以及via_3層位)以及金屬層層位(m1層位、m2層位、m3層位以及m4層位)。每個所述層位包括一個或者多個介電層，并具有導電特征元件形成于其中。位于同一層位的導電特征元件具有大體上彼此位于同一水平的上表面、大體上彼此位于同一水平的下表面，并可同時形成。接點層位可包括柵極接點(亦表示為接點栓塞)以及源極/漏極接點(標示為”接點(contact)”)，柵極接點用以連接電晶體(例如前述的示范電晶體pu-1以及pu-2)的柵極電極與上方的層位(例如via_0層位)，以及源極/漏極接點用以連接電晶體的源極/漏極與上方的層位。
圖4是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元10的前端特征部件的布局，其中前端特征包括位于via_0層位(圖1)以及位于via_0層位下方的層位中的特征。靜態(tài)隨機存取存儲器單元10的外邊界10a、10b、10c以及10d是顯示為虛線，虛線是標示一矩形區(qū)域。n型井區(qū)域是位于靜態(tài)隨機存取存儲器單元10的中間，以及兩個p型井區(qū)域是位于n型井區(qū)域的相對兩側。圖1中所示的核心電源電壓節(jié)點102、核心電源電壓節(jié)點104、核心電源電壓節(jié)點106、核心電源電壓節(jié)點108、位元線節(jié)點以及位元線條節(jié)點亦顯示于圖4中。柵極電極16與下方的主動區(qū)域20(位于n型井區(qū)域中)形成上拉電晶體pu-1，其外型為鰭狀，因此以下將表示為鰭20。柵極電極16更與下方的主動區(qū)域14(位于n型井區(qū)域左側的第一p型井中)形成下拉電晶體pd-1，其外型為鰭狀。柵極電極18與下方的主動區(qū)域14形成溝道柵極電晶體pg-1。柵極電極36與下方的主動區(qū)域40(位于n型井區(qū)域中)形成上拉電晶體pu-1。柵極電極36更與下方的主動區(qū)域34(位于n型井區(qū)域右側的第二p型井區(qū)域中)形成下拉電晶體pd-2。柵極電極38與下方的主動區(qū)域34形成溝道柵極電晶體pg-2。根據(jù)本發(fā)明一些實施例，溝道柵極電晶體pg-1、溝道柵極電晶體pg-2、上拉電晶體pu-1、上拉電晶體pu-2、下拉電晶體pd-1以及下拉電晶體pd-2是為鰭式場效電晶體(finfield-effecttransistors,finfets)。根據(jù)本發(fā)明的替代實施例中，溝道柵極電晶體pg-1、溝道柵極電晶體pg-2、上拉電晶體pu-1、上拉電晶體pu-2、下拉電晶體pd-1以及下拉電晶體pd-2為平面金屬氧化物半導體裝置(planarmosdevice)。
圖4是顯示根據(jù)本發(fā)明一些實施例所述的兩個鰭14(以及兩個鰭34)。根據(jù)本發(fā)明其他實施例，鰭可能為一個、兩個或者三個，其中鰭14的一者(以及鰭34的一者)是顯示為點以指示額外的鰭可否存在。
如圖4所示，儲存數(shù)據(jù)節(jié)點110包括源極/漏極接點栓塞42以及柵極接點栓塞44，其為位于接點層位的特征部件(如圖2所示)。接點栓塞42為長條型(elongated)，且其長軸是沿著x方向，即平行柵極電極16以及柵極電極36的延伸方向。柵極接點栓塞44包括一部分位于柵極電極36上，并與其電性連接。根據(jù)本發(fā)明一些實施例，柵極接點栓塞44的長軸是沿著垂直于x方向的y方向。于實質(physical)半導體晶圓上的靜態(tài)隨機存取存儲器單元10的制造過程中，接點栓塞42以及接點栓塞44是形成單一的連續(xù)對接接點栓塞。
儲存數(shù)據(jù)節(jié)點112包括源極/漏極接點栓塞46以及柵極接點栓塞48。柵極接點栓塞48的一部分覆蓋于源極/漏極接點栓塞46上。由于儲存數(shù)據(jù)節(jié)點110是對稱于儲存數(shù)據(jù)節(jié)點112，在此即不重述柵極接點栓塞48以及源極/漏極接點栓塞46的細節(jié)，并可分別參閱柵極接點栓塞44以及源極/漏極接點栓塞42的相關敘述。
圖4亦顯示連接至柵極電極18以及柵極電極38的字元線接點(標示為”wlcontact”)。此外，利用圓圈以及”x”標示于圓圈中的多介層窗接點是位于個別的下方接點栓塞上，并分別連接至下方的接點栓塞。長條形接點栓塞54a以及長條形接點栓塞54b是用以分別將下拉電晶體pd-1以及下拉電晶體pd-2的源極區(qū)域連接至核心接地電壓線。長條形接點栓塞54a以及長條形接點栓塞54b分別為核心接地電壓接點106以及核心接地電壓接點108的一部分。長條形接點栓塞54a以及長條形接點栓塞54b的長軸是平行于x方向，并覆蓋于靜態(tài)隨機存取存儲器單元10的轉角上。除此之外，長條形接點栓塞54a以及長條形接點栓塞54b更延伸至與靜態(tài)隨機存取存儲器單元10相鄰的靜態(tài)隨機存取存儲器單元中。
圖5是顯示靜態(tài)隨機存取存儲器陣列56以及相關的電路的示意圖。所示的示例性靜態(tài)隨機存取存儲器陣列56包括八行以及四列，以簡化實施例的解釋。實際的靜態(tài)隨機存取存儲器陣列56可具有更多數(shù)量的行以及列。舉例來說，行的數(shù)量可為64、128、256、512或者更多，以及列的數(shù)量亦可為64、128、256、512或者更多。靜態(tài)隨機存取存儲器陣列56中的靜態(tài)隨機存取存儲器單元可具有如圖1、2、4所示的結構。圖中是標記靜態(tài)隨機存取存儲器陣列56中的一些示例性靜態(tài)隨機存取存儲器單元10。
靜態(tài)隨機存取存儲器陣列56是通過跳線結構58劃分為兩個子陣列56a以及56b。子陣列56a以及子陣列56b具有不同的行但相同的列。舉例來說，當靜態(tài)隨機存取存儲器陣列56為256*256的陣列時，子陣列56a具有行1至行128以及列1至列256，子陣列56b具有行129至行256以及相同的列1至列256。跳線結構58包括多帶狀單元(strapcell)，每個帶狀單元是位于靜態(tài)隨機存取存儲器陣列56的一列中。圖中是顯示帶狀單元47的一者。帶狀單元的長度(行方向，即所示的x方向)是與各個列的長度相同。帶狀單元(以及跳線結構58)并不具有靜態(tài)隨機存取存儲器單元形成于其中。根據(jù)本發(fā)明一些實施例，字元線60以及字元線62(標示為”60/62”)是成對地沿著列方向設置，每對字元線60以及字元線62是延伸至靜態(tài)隨機存取存儲器單元10的一行中。字元線60以及字元線62是連接至字元線驅動器43，字元線驅動器43提供適當?shù)淖衷€信號以選取或者不選取行。根據(jù)本發(fā)明一些實施例，字元線60是形成于當字元線62未形成時。字元線60可形成于m2層位中(如圖3所示)，以及字元線62是形成于m4層位中(亦顯示于圖7中)。除此之外，每個字元線60以及字元線62是延伸通過整個對應的行，并連接至個別的行中所有靜態(tài)隨機存取存儲器單元10的核心電源電壓節(jié)點102(如第1、4圖所示)。
子陣列56a包括多對位元線，包括位元線114a(對應至圖1中的”bl114”)以及其互補的位元線116a(對應至圖1中的”blb116”)。位元線114a以及位元線116a是沿著列方向延伸?；パa的位元線用以搭載互補位元線信號。每個位元線114a是連接至子陣列56a中的靜態(tài)隨機存取存儲器單元10的各個行中的溝道柵極電晶體pg-1的漏極區(qū)域(如圖1所示)。每個位元線116a是連接至子陣列56a中的靜態(tài)隨機存取存儲器單元10的各個列中的溝道柵極電晶體pg-2的漏極區(qū)域(如圖1所示)。于一些實施例中，位元線114a以及位元線116a是位于較低層位的金屬層中，例如m1層位/層(如圖3所示)。
子陣列56b包括多對位元線，包括位元線114b(對應至圖1中的”bl114”)以及其互補的位元線116b(對應至圖1中的”blb116”)。位元線114b以及位元線116b是沿著列方向延伸。每個位元線114b是連接至子陣列56b中的靜態(tài)隨機存取存儲器單元10的各個列中的溝道柵極電晶體pg-1的漏極區(qū)域(如圖1所示)。每個位元線116b是連接至子陣列56b中的靜態(tài)隨機存取存儲器單元10的各個列中的溝道柵極電晶體pg-2的漏極區(qū)域(如圖1所示)。于一些實施例中，位元線114b以及位元線116b亦位于較低層位的金屬層中，例如m1層位/層(如圖3所示)。
圖6是顯示位于靜態(tài)隨機存取存儲器陣列56的相同列中的位元線114a、位元線114b、位元線116a以及位元線116b的示意圖。所示的部分將以矩形框45標示于圖5中。圖6中所示的架構是重復于每列中，亦如圖5中所示。請參閱圖6，位元線114b以及位元線116b是分別連接至多工器mux的輸入節(jié)點68a以及輸入節(jié)點68b。位元線114a以及位元線116a是連接至金屬層導線66，金屬層導線66更連接至輸入節(jié)點70a以及輸入節(jié)點70b。因此，位元線114a以及位元線116a亦分別電性連接至輸入節(jié)點70a以及輸入節(jié)點70b。位元線114a以及位元線116a與個別的金屬層導線66之間的連接是通過連接模組65。金屬層導線66跨過(但未連接)子陣列56b(如圖5所示)?；蛘?，盡管金屬層導線66跨過子陣列56b，但金屬層導線66并未連接至下方子陣列56b中的靜態(tài)隨機存取存儲器單元10。因此，金屬層導線66于說明書中亦可稱為橋接金屬線(bridgingmetalline)。如同圖5中所示，橋接金屬線66終止于跳線結構58，并可終止于將子陣列56a中的靜態(tài)隨機存取存儲器單元以及子陣列56b中的靜態(tài)隨機存取存儲器單元劃分開的個別帶狀單元。
位元線114a以及位元線114b是彼此實質斷開(physicallydisconnected)。盡管位于靜態(tài)隨機存取存儲器陣列56的相同列中，位元線114a以及位元線114b是彼此電性斷開，并用以搭載靜態(tài)隨機存取存儲器陣列56操作中的不同信號。同樣地，位元線116a以及位元線116b是彼此實質斷開。盡管位于靜態(tài)隨機存取存儲器陣列56的相同列中，位元線116a以及位元線116b是彼此電性斷開，并用以搭載靜態(tài)隨機存取存儲器陣列56操作中的不同信號。
如圖5、6中所示，多工器mux是連接至控制單元72，控制單元72是提供致能控制信號以操作多工器mux，因此可選取位元線114a以及位元線116a上的信號并轉發(fā)至多工器mux的輸出節(jié)點74，或者選取位元線114b以及位元線116b上的信號并轉發(fā)至多工器mux的輸出節(jié)點74。于同一時間，多工器mux最多選取成對的互補位元線114a/116a以及位元線114b/116b其中一對。成對的位元線114a/116a或者成對的位元線114b/116b上被選取的信號是提供至感測放大器電路76。
由于位元線114a以及位元線116a是連接至子陣列56a但并未連接至子陣列56b，以及位元線114b以及位元線116b是連接至子陣列56b但并未連接至子陣列56a，因此無論是選取成對的位元線114a/116a或者成對的位元線114b/116b，被選取的成對位元線將連接至被選取的列中的靜態(tài)隨機存取存儲器單元的一半。當選取子陣列56a中的行以執(zhí)列讀取操作時，則選取位元線114a以及位元線116a，以及其信號是輸出至輸出節(jié)點74。同樣地，當選取子陣列56b中的行以執(zhí)列讀取操作時，則選取位元線114b以及位元線116b，以及其信號是輸出至輸出節(jié)點74。輸出節(jié)點74的一者于第5、6圖中是標示為”bl”以及”blb”，以指示輸出節(jié)點74自被標記的成對位元線搭載信號。
有利的是，由于每個成對的位元線114a/116a以及114b/116b是連接至個別的列中的靜態(tài)隨機存取存儲器單元的一半，位元線以及感測放大器電路76上的負載將減至一半，以及靜態(tài)隨機存取存儲器單元陣列56的差動速度將被提升約20～30百分比。必須理解的是，盡管子陣列56a以及子陣列56b是連接至不同的位元線，但由于位元線是連接至同一多工器，故位元線仍然為同一靜態(tài)隨機存取存儲器陣列的一部分，以及其信號是通過感測放大器電路76中的同一感應放大器感應。
請繼續(xù)參閱圖5，提供電源電壓cvdd的多核心電源電壓供應線78(亦顯示于圖6中)是設置于靜態(tài)隨機存取存儲器陣列56中。根據(jù)本發(fā)明一些實施例，每個核心電源電源供應線78連續(xù)延伸至子陣列56a以及子陣列56b兩者，并更延伸至跳線結構58。因此，無論是選取子陣列56a或者子陣列56b執(zhí)行讀取或者寫入操作，子陣列56a以及子陣列56b是同時接收電源電壓cvdd。
圖7是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器單元陣列56中(如圖5所示)的靜態(tài)隨機存取存儲器單元10的金屬層導線的布局，其中于此范例中是顯示一個靜態(tài)隨機存取存儲器單元10。根據(jù)本發(fā)明一些實施例，字元線的性能是通過如圖7所示的雙字元線的方式改進。舉例來說，字元線60是設置于較低層位的金屬層中，例如m2層位(如圖3所示)。字元線62是設置于較高層位的金屬層中，例如m4層位(如圖3所示)。字元線60以及字元線62是通過連接模組64互連，連接模組64包括位于via_2層位的介層窗接點80、位于m3層位的金屬墊片82以及位于via_3層位的介層窗接點84，其中介層窗接點層位以及金屬層位是顯示于圖3中。通過連接模組64的連接，字元線60以及字元線62是作為厚度增厚的單一金屬層導線，電阻將因此減小以及字元線的rc延遲亦將因此減少。
請繼續(xù)參閱圖5，字元線連接模組64可包括字元線連接模組64a和/或字元線連接模組64b。字元線連接模組64可設置于靜態(tài)隨機存取存儲器單元10的內部或外部。舉例來說，字元線連接模組64a是位于靜態(tài)隨機存取存儲器單元10的外部。反之，字元線連接模組64b是位于靜態(tài)隨機存取存儲器單元10的內部，并以重復的圖樣設置，例如每個第8、16、32個靜態(tài)隨機存取存儲器單元等。
圖7亦顯示設置于m2層位(如圖3所示)中的核心接地電壓供應線(核心接地line)86和/或核心接地電壓供應線87，其中核心接地電壓供應線86以及核心接地電壓供應線87的一者或者兩者是被字元線62所覆蓋。除此之外，核心接地電壓供應線86以及核心接地電壓供應線87是設置于字元線60的相對兩側。
圖8是顯示根據(jù)本發(fā)明一些實施例所述的靜態(tài)隨機存取存儲器陣列56。除非另有說明，這些實施例中的元件的連接關系以及布局基本上與圖5～7中所示的實施例中具有相同標號的元件相同。在此即不加以描述相同元件的細節(jié)。
如圖8中所示，于靜態(tài)隨機存取存儲器陣列56中的每列皆具有標示為78a以及78b的彼此斷開的兩個核心電源電壓供應線。核心電源電壓供應線78a以及核心電源電壓供應線78b皆可或不可延伸至跳線結構58。核心電源電壓供應線78a以及核心電源電壓供應線78b是彼此實質斷開以及電性斷開，并搭載不影響彼此的不同電源供應電壓。舉例來說，若選取子陣列56a中的一行(用以執(zhí)行讀取或者寫入操作)，核心電源電壓供應線78a是提供充足的核心電源電壓以操作選取的行。同時，由于子陣列56b并未操作，核心電源電壓供應線78b將提供低于充足的核心電源電壓或者充足的核心電源電壓的一部分電源電壓cvdd。部分電源電壓可為低于充足的電源電壓50百分比或者30百分比的電源電壓以保留電源，取決于預設的節(jié)電以及自閑置模式(使用一部分電源)至完全操作模式(使用充足的電源)的預設轉態(tài)速度。
核心電源電壓供應線78a是電性連接至核心電源電源88a，并通過核心電源電源88a提供電源電壓。核心電源電壓供應線78b是電性連接至核心電源電源88b，并通過核心電源電源88ab提供電源電壓。核心電源電源88a以及核心電源電源88b將獨立操作(在不影響彼此且不依賴彼此的情況下)以提供預設電源電壓至核心電源電壓供應線78a以及核心電源電壓供應線78b。
于本發(fā)明中，位元線114a以及位元線116a亦可作為由一位元線所劃分的兩個獨立部分，位元線114b以及位元線116b亦可作為由一互補位元線所劃分的兩個獨立部分，而核心電源電壓供應線78a以及核心電源電壓供應線78b亦可作為由一核心電源電壓供應線所劃分的兩個獨立部分。
請參閱圖7，核心電源電壓供應線78(亦于圖5、6中顯示為78、78a和/或78b)是沿著列方向延伸。根據(jù)本發(fā)明一些實施例，核心電源電壓供應線78是設置于較低層位的金屬層中，例如m1層(如圖3所示)。位元線114以及位元線116(于第5、6、8圖中亦顯示為114a、114b、116a以及116b)亦可設置于與核心電源電壓供應線相同的金屬層中(例如m1層)。核心接地線90可設置于m3層位(如圖3所示)以與核心接地電壓線86以及核心接地電壓線87于m1層位中形成電力網(wǎng)。
本發(fā)明的實施例具有一些有利的特征。通過將位元線劃分為兩個部分，每個位元線連接至靜態(tài)隨機存取存儲器單元的其中一個子陣列，將可減少位元線的負載，并可改善位元線的速度。感應放大器的感應速度亦增加。以及，通過使用雙字元線，將可降低字元線的電阻，使得rc延遲減少。此外，通過分開同一靜態(tài)隨機存取存儲器陣列中的子陣列的核心電源電壓供應，將可減少功率的消耗。
根據(jù)本發(fā)明一些實施例，一集成電路結構包括一靜態(tài)隨機存取存儲器陣列，靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、與第一上拉金氧半導體裝置以及第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置、以及連接至交叉栓鎖反相器的一第一溝溝道柵極金屬氧化物半導體裝置以及一第二溝道柵極金屬氧化物半導體裝置。一第一位元線以及一第一互補位元線是連接至第一子陣列的一列中的靜態(tài)隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。一第二位元線以及一第二互補位元線是連接至第二子陣列的一列中的靜態(tài)隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。第一位元線以及第一互補位元線是與第二位元線以及第二互補位元線斷開。感測放大器電路是電性耦接至第一位元線、第一互補位元線、第二位元線以及第二互補位元線，并用以感測第一位元線、第一互補位元線、第二位元線以及第二互補位元線。
根據(jù)本發(fā)明一些實施例，一集成電路架構包括一靜態(tài)隨機存取存儲器陣列，靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、與第一上拉金氧半導體裝置以及第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置、以及連接至交叉栓鎖反相器的一第一溝道柵極金屬氧化物半導體裝置以及一第二溝道柵極金屬氧化物半導體裝置。一第一位元線、一第一互補位元線以及一第一核心電源電壓供應線是位于一第一金屬層中，并連接至第一子陣列中靜態(tài)隨機存取存儲器單元的一行。一第二位元線、一第二互補位元線以及一第二核心電源電壓供應線是位于第一金屬層中，并連接至第二子陣列中靜態(tài)隨機存取存儲器單元的上述列。一第一電源以及一第二電源是分別連接至第一核心電源電壓供應線以及第二第一核心電源電壓供應線。一第一橋接金屬線以及一第二橋接金屬線是跨越第二子陣列，并分別連接至第一位元線以及第一互補位元線。一多工器是分別連接至第二位元線、第二互補位元線、第一橋接金屬線以及第二橋接金屬線。
根據(jù)本發(fā)明一些實施例，一集成電路結構包括一靜態(tài)隨機存取存儲器陣列，靜態(tài)隨機存取存儲器陣列包括具有第一多行以及多列的靜態(tài)隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的靜態(tài)隨機存取存儲器單元的一第二子陣列。靜態(tài)隨機存取存儲器陣列中的每個靜態(tài)隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、以及與上述第一上拉金氧半導體裝置以及上述第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置。每個位元線以及互補位元線是劃分為一第一部分以及一第二部分，其中位元線以及互補位元線的第一部分是連接至第一子陣列但未連接至第二子陣列，以及位元線以及互補位元線的第二部分是連接至第二子陣列但未連接至第一子陣列。一多工器是包括四個輸入節(jié)點，每個節(jié)點連接至位元線的第一部分以及第二部分的一者，以及連接至互補位元線的第一部分以及第二部分。
前述的實施例或者示例已概述本發(fā)明的特征，本領域技術人員可更佳地理解本發(fā)明的各個方面。本領域技術人員應當理解，他們可輕易地使用本發(fā)明作為用于設計或者修改其他過程以及結構以實施相同的目的和/或實現(xiàn)本發(fā)明所介紹的實施例或示例的相同優(yōu)點。本領域技術人員可理解的是，上述等效構造并未脫離本發(fā)明的精神和范圍，并且可于不脫離本發(fā)明的精神和范圍進行各種改變、替換和更改。