本公開的實施例總體上涉及一種電子器件，并且更具體地，涉及一種電鍍相變開關或雙向閾值開關(OTS)的3D陣列。

背景技術：

相變存儲器(PCM)是一種非易失性存儲技術。PCM是新興技術，存儲級存儲器(SCM)應用的候選，和驅逐固態(tài)存儲應用中NOR及NAND閃存的強勁競爭者，以及在NAND閃存的情況下，是固態(tài)驅動器(SSD)。PCM運行是基于通過加熱存儲器單元(典型地基于例如Ge2Sb2Te5的硫化物)，使存儲器單元在兩個穩(wěn)定狀態(tài)(晶態(tài)與非晶態(tài))之間切換，。為了加熱存儲器單元，電流流經(jīng)PCM單元。

PCM單元的陣列布置為陣列，PCM單元中的每一個可以與例如雙向閾值開關(OTS)的選擇開關耦合。字線(WL)和位線(BL)布置為使得存儲器單元中的每一個能夠被編程或查詢。一行PCM單元由單個的字線WL觸發(fā)，并且那一行中的PCM單元中的每一個將根據(jù)所述PCM單元的狀態(tài)(即根據(jù)PCM單元處于其高(非晶態(tài))或低(晶態(tài))電阻狀態(tài))影響它電連接到的位線BL。

技術實現(xiàn)要素：

本公開的某些實施例總體上涉及一種用于制造電鍍的電部件的方法，包含：在基板之上沉積蝕刻停止層；在所述蝕刻停止層上沉積導電材料及絕緣材料的交替的層，以構造垂直堆疊體；穿過堆疊體蝕刻溝槽穿過垂直堆疊體，以暴露所述蝕刻停止層；形成電網(wǎng)絡，以電連接到所述導電層的一部分；基于電部件的所需的電性能，使用電鍍材料在所述溝槽中的所述導電層上電鍍；在所述溝槽內(nèi)的電鍍材料上形成電連接，以允許穿過電連接穿過所述溝槽到所述電鍍材料；以及移除所述電網(wǎng)絡到所述導電層的連接。

本公開的某些實施例總體上涉及一種用于垂直的電鍍電部件的結構，包含：設置在基板上的蝕刻停止層；堆疊體包含蝕刻停止層之上導電材料及絕緣材料的交替的層的垂直堆疊體，其中：垂直堆疊體具有至少一個穿過其形成的溝槽，基于電部件的所需的電性能，使用電鍍材料電鍍導電層，以在所述溝槽的側壁上形成，所述電鍍材料的形狀為半球形，所述電鍍材料的厚度小于所述溝槽的寬度，所述電鍍材料的厚度小于所述溝槽中相鄰絕緣層的厚度；以及在所述溝槽的側壁上形成的頂部接觸金屬層，其中所述電鍍材料在所述導電層與所述頂部接觸層之間，并且其中所述頂部接觸層連接到所述溝槽中其它相鄰的電鍍結構。

本公開的某些實施例總體上涉及一種電系統(tǒng)，包含；包含至少一個垂直陣列的存儲器件，垂直陣列中的每一個包含多個存儲器單元；電存取所述存儲器件中的多個存儲器單元的選擇器器件；垂直地連接所述存儲器單元的垂直陣列的第一金屬材料；以及連接到與所述存儲器單元的垂直陣列正交的平面中的導電材料的第二金屬材料，并且其中所述存儲器單元的垂直陣列包含：基板之上的蝕刻停止層；垂直堆疊體，所述垂直堆疊體包含所述蝕刻停止層之上的平面內(nèi)絕緣體材料和所述平面內(nèi)導體材料的交替的層，其中：平面內(nèi)導體及絕緣體層與基板的表面平行，所述垂直堆疊體包含至少一個穿過其形成的溝槽，以及使用電鍍材料電鍍所述導體層，其中所述電鍍材料基于電部件的所需的電性能，以在所述溝槽的側壁上形成。

附圖說明

為使本公開上面敘述的特征可以被更詳細地理解，上面簡要概括的本公開可以參考實施例進行更具體的描述，其中實施例中的一些在附圖中圖示。然而，應注意附圖僅示出了本公開的典型實施例，因此不應認為局限其范疇，因為本公開可以認可其它同樣有效的實施例。

圖1為實例性處理系統(tǒng)的框圖。

圖2A圖示根據(jù)本公開的某些實施例，具有導電材料及絕緣材料的交替的層的實例性垂直堆疊體。

圖2B圖示根據(jù)本公開的某些實施例，具有導電材料及絕緣材料的交替的層的兩個實例性垂直堆疊體。

圖2C圖示根據(jù)本公開的某些實施例，具有導電材料的凹陷的層的圖2B的實例性垂直堆疊體。

圖2D圖示根據(jù)本公開的某些實施例，圖2C的實例性垂直堆疊體的透視圖。

圖2E圖示根據(jù)本公開的某些實施例，具有耦合到導電層中的每一個的電鍍材料的圖2C的實例性垂直堆疊體。

圖2F圖示根據(jù)本公開的某些實施例，圖2E的實例性垂直堆疊體的透視圖。

圖3圖示根據(jù)本公開的某些實施例，使用導電材料及絕緣材料的交替的層的實例性存儲器部件。

為了便于理解，盡可能使用相同的參考編號指示所述附圖共有的相同元件。應預計在無特定說明的情況下，可以將一個實施例中公開的元件有益地用于其它實施例。

具體實施方式

下文中，參考了本公開的實施例。然而，應該理解本公開不局限于具體描述的實施例。相反，無論是否涉及不同實施例，以下特征及元件的任意組合預計將本公開實施和實現(xiàn)。此外，盡管本公開的實施例可以獲得超過其它可能的解決方案和/或現(xiàn)有技術的優(yōu)點，但指定的實施例是否獲得特定優(yōu)點并不局限本公開。因此，以下的方面、特征、實施例和優(yōu)點僅是說明性的，不應認為是所附權利要求的元素或限定，除非一個或多個權利要求中明確記載。類似地，不應將參考“本發(fā)明”解釋為本文公開的任意創(chuàng)造性主題的概括，并且不應認為是所附的權利要求的元素或限定，除非一個或多個權利要求中明確記載。

圖1為具有處理器件102和存儲器器件104的處理系統(tǒng)100的框圖。存儲器器件104包含以行和列的陣列形式布置的存儲器單元。處理器102經(jīng)由行解碼器106和列解碼器108與存儲器單元陣列接口(interface)。通過可以沿陣列的行延伸的字線和可以沿陣列的列延伸的位線控制個體的存儲器單元。存儲器單元可以存在于字線與位線之間的結點(junction)。在讀取/寫入循環(huán)過程中，行解碼器選擇要讀取或寫入的存儲器單元的行頁。同樣地，列解碼器為讀取/寫入循環(huán)選擇存儲器單元的列地址。本公開的某些實施例中，存儲器單元(例如，位于字線與位線之間的結點)中的每一個可以包含相變存儲器(PCM)單元(例如，使用相變材料)或雙向閾值開關(OTS)中的至少一個。

圖2A-2F示出了根據(jù)本公開的某些實施例，一種電部件(例如存儲器器件)的結構及其制造方法。

例如，所述方法可以包含在基板之上沉積蝕刻停止層202，其上可以沉積導體層和絕緣體層的垂直堆疊體，如圖2A所示。某些實施例中，蝕刻停止層202可以由不在包含氟的等離子體(fluorine containing plasma)中蝕刻的任意材料(例如鉻、磁性金屬)，或者不在氟中蝕刻的氧化物(例如氧化鋁)制成。在蝕刻停止層之上，可以沉積絕緣體材料204和導體材料206的交替的層，以形成垂直堆疊體。垂直堆疊體可以包含所示的交替方式的任意數(shù)量的絕緣體和導體層。某些實施例中，絕緣體材料可以是二氧化硅(SiO₂)，并且導體材料可以是摻雜硅、鉬(Mo)或鎢(W)。某些實施例中，絕緣體層、導體層的厚度可以相同。某些實施例中，導體層的厚度222可以小于絕緣體層的厚度224。

某些實施例中，在垂直堆疊體之上沉積硬掩模208的層，并且用作蝕刻掩模。例如，所述硬掩?？梢杂摄t或者不在包含氟的等離子體中蝕刻的任意材料制成。

在此階段，如圖2B所示，在垂直堆疊體之中可以形成一個或多個溝槽。例如，可以在硬掩模208上將掩模層沉積為圖案，留下將形成一個或多個溝槽的硬掩模層的暴露部分。使用會蝕刻暴露的硬掩模材料的蝕刻化學過程，可以移除硬掩模的暴露部分。在此階段，僅暴露垂直堆疊體將形成溝槽的部分，而其它部分被硬掩模材料覆蓋。因此，使用會蝕刻垂直堆疊體材料的蝕刻化學過程，可以在垂直堆疊體內(nèi)形成至少一條溝槽210A和210B，下至蝕刻停止層，并且暴露蝕刻停止層。某些實施例中，可以使用反應離子蝕刻(RIE)工藝形成溝槽210A和210B?？蛇x擇地，可以在形成溝槽之后移除硬掩模208。

某些實施例中，現(xiàn)在暴露于溝槽210A和210B中的每一個的側壁的導電層，可以從絕緣體層凹陷，如圖2C所示。也就是說，導電材料層206中的每一個的水平長度226可能短于各絕緣體材料層204的水平長度228。例如，溝槽210A和210B中的每一個的側壁可以經(jīng)受等離子蝕刻工藝，其中所述等離子蝕刻工藝選擇性地蝕刻導電層快于絕緣體層。因此，在導電層從溝槽壁凹陷的距離大于絕緣體層處，可以形成凹穴(recess pockets)212。凹穴允許在導體層中的每一個上形成電鍍材料(如關于圖2E更詳細討論的)，從而導體層中的每一個的電鍍材料不與在相鄰的導體層上形成的電鍍材料接觸。某些實施例中，可以利用慢濕蝕刻形成凹穴212。

圖2D圖示包含溝槽210A、210B、210C和210D(總體為210)的導體層206和絕緣體層204的垂直堆疊體的透視圖。某些實施例中，溝槽210中的每一個可以是延伸穿過導體材料和絕緣體材料的垂直堆疊體并且暴露蝕刻停止層的圓錐形。某些實施例中，溝槽中的每一個暴露蝕刻停止層的平坦的表面部分，而不是在溝槽中的每一個的底部變?yōu)榧恻c。

如圖2E所示，可以使用電鍍工藝電鍍導電層。電鍍是使用電流還原溶解的金屬陽離子的工藝，從而使它們在電極上形成貼附的金屬涂層。為電鍍導電層，垂直堆疊體的導電層可以耦合到用于施加電壓電勢到導電層的電網(wǎng)絡，其中所述導電層在電沉積過程中充當陰極。電網(wǎng)絡可以暫時形成以電連接所有將包含電鍍材料的導電層。在導電層上形成的電鍍材料中的每一個可以是電鍍的器件(例如電鍍的相變器件)。形成電鍍材料之后，可以移除電網(wǎng)絡，以允許可尋址的電鍍的器件。此外，對于所有器件，來自基板上形成電鍍材料的位置以及外部電源的電阻可能是相似的。電鍍之前跨此(暫時)電網(wǎng)絡的電阻是重要的，以確保所有電鍍的結構的體積和成分相似。

取決于電鍍的參數(shù)，所述電鍍材料可以具有半球形橫截面。因此，為簡單起見，可以將所述電鍍的結構的最厚部分(的厚度)視為電鍍的結構的厚度。

電鍍的結構的厚度可以小于溝槽的寬度，以防止相鄰的電鍍材料連結。此外，導電層之間的絕緣層的厚度是重要的，以防止相鄰的電鍍的器件在垂直方向連結。因此，電鍍材料(例如電鍍的器件)可以具有小于相鄰絕緣層的厚度。在絕緣體層不相等的情況下，較薄的絕緣層可以限制電鍍的器件的厚度。

某些實施例中，可以使用水浴電鍍工藝形成電鍍材料。其它實施例中，在電鍍工藝過程中可以使用離子溶液。用于電鍍導電層的材料(例如電沉積過程中的浴中的材料)可以是基于所需的電性能(例如，相變材料或雙向閾值開關(OTS))的，如下詳細討論的。應該注意，可以移除硬掩模層，或者與任何電源斷開，使得在垂直堆疊體的頂部不形成電鍍材料。某些實施例中，塞中的每一個可以形成為具有相似的尺寸、厚度和成分。形成電鍍材料之后，可以通過將導電層與電網(wǎng)絡斷開來將它們電隔離。

圖2F為根據(jù)本公開的某些方面，圖2E的垂直堆疊體的透視圖。如圖示的，塞220中的每一個繞溝槽210的圓周，并且沿導體層206的邊緣形成。

塞220中的每一個可以連接到代表擴散屏障和歐姆連接至通孔的頂部接觸條214，其中所述通孔可以在所述溝槽中形成(例如在后面的工藝步驟過程中)。接觸條214可以由例如金屬(例如鎢、鉑或銅)的導電材料制成。某些實施例中，形成接觸條214之后，可以用導電材料填充溝槽。如圖示的，可以經(jīng)由在電鍍材料220中的每一個之上和所述垂直堆疊體之上形成的導電層形成接觸條214。

某些實施例中，導體層206可以不相對于絕緣體層204凹陷。例如，導體層206的水平長度與絕緣體層204的水平長度相同。電鍍材料220形成在導電層上，使得它們不與相鄰的導電層上形成的電鍍材料接觸。在塞220中的每一個之上形成接觸條214。

圖3示出根據(jù)本公開的某些實施例，存儲器器件中的多個存儲器單元。如圖示的，可以連接相鄰溝槽的導電層，以形成一個或多個導電材料的條218。導電條218與接觸條214之間的結點216包含電鍍工藝過程中形成的電鍍材料，如關于圖2E描述的。

如上面提出的，導電層和接觸條214之間的結點216可以具有不同的電性質，取決于用來電鍍導電層的材料。例如，某些實施例中，可以使用使結點216具有相變材料的電性質的材料，其中所述相變材料是例如GeSbTe、SeTe、SiTe、SbSe、SnSe、SnTe、SnSb、GeSb、GeTe、SiSb及其合金。相變材料的電性能以從阻斷狀態(tài)(例如，實際上為開路或高度阻抗狀態(tài))轉換至電阻狀態(tài)為特征，所述轉換特征基于施加于相變材料的電壓是否到達一定的閾值。

其它實施例中，可以使用令結點218具有雙向閾值開關(OTS)的電性質的電鍍材料，例如GeSeBi。OTS是雙端子器件(two terminal device)，其中所述雙端子器件基于施加于OTS的電壓是否到達一定的閾值，從阻斷狀態(tài)(例如高度阻抗狀態(tài))轉換至導電狀態(tài)。

條218中的每一個可以連接到一個或多個選擇器件(例如開關)，配置為訪問多個導電層中的每一個和接觸條214之間的結點216。某些實施例中，可以使用相變材料和/或OTS材料電鍍暴露于溝槽中的每一個的側壁的導電層邊緣，以構造一個或多個存儲器單元。可以通過與條218和接觸條214耦合的部件控制存儲器單元中的每一個，其提供對結點216中的每一個的訪問。也就是說，結點216處的電鍍材料形成垂直陣列的存儲器單元，其中所述的垂直陣列中，經(jīng)由使用選擇器件的條218選擇存儲器單元中的每一個。如圖示的，導電層正交于存儲器單元的垂直陣列。

本文公開的PCM及OTS器件為可規(guī)?；?D排列。應理解本文的描述不限于PCM及OTS器件，相反可應用于具有所需的電性能的任意材料。本文公開的實施例是可規(guī)模化的，但因其3D架構具有小的足印(footprint)。

盡管前文導向本公開的實施例，但在不背離其基本范圍的情況下，可以設計本公開的其它及進一步的實施例，并且其范疇由隨后的權利要求確定。