相關(guān)申請的交叉引用

本申請要求于2015年10月6日在韓國知識產(chǎn)權(quán)局(kipo)提交的韓國專利申請no.10-2015-0140406的優(yōu)先權(quán)，該申請的內(nèi)容以引用方式全文并入本文中。

本發(fā)明構(gòu)思涉及半導體器件及其制造方法。更具體地說，本發(fā)明構(gòu)思涉及包括外延層的半導體器件及其制造方法。

背景技術(shù)：

當形成finfet時，包括按次序堆疊在襯底上并且在第二方向上延伸的偽柵電極和硬掩模的偽柵極結(jié)構(gòu)可形成在基本垂直于第二方向的第一方向上以及在第二方向上，并且偽柵極結(jié)構(gòu)在第二方向上的兩端可具有側(cè)表面，它們相對于襯底的頂表面不是豎直的而是傾斜的。因此，偽柵極結(jié)構(gòu)在第二方向上的側(cè)表面可能沒有被隨后形成的間隔件完全覆蓋，并且一部分會暴露偽柵電極。當通過選擇性外延生長(seg)工藝在有源鰭上形成外延層時，外延層會形成在偽柵電極的暴露的部分上，這樣會在柵極結(jié)構(gòu)之間產(chǎn)生電短路。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種制造半導體器件的方法，其中，在襯底上按次序形成偽柵電極層和偽柵極掩模層；將偽柵極掩模層圖案化以形成偽柵極掩模，從而暴露出偽柵電極層的一部分；通過傾斜離子注入工藝將離子注入偽柵電極層的暴露部分中以及偽柵電極層的與偽柵電極層的暴露部分鄰近的一部分中，以在偽柵電極層的一部分形成生長阻擋層；利用偽柵極掩模作為蝕刻掩模對偽柵電極層進行蝕刻，以形成偽柵電極；在包括偽柵電極和偽柵極掩模的偽柵極結(jié)構(gòu)的側(cè)表面上形成間隔件；以及執(zhí)行seg工藝，以在襯底的鄰近間隔件的一部分上形成外延層。

根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種制造半導體器件的方法，其中，在襯底上形成隔離圖案以限定有源鰭；在有源鰭和隔離圖案上按次序形成偽柵電極層和偽柵極掩模層；執(zhí)行傾斜離子注入工藝，以在偽柵電極層的一部分處形成生長阻擋層；利用偽柵極掩模作為蝕刻掩模對偽柵電極層進行蝕刻，以形成偽柵電極；保留生長阻擋層的一部分作為偽柵電極的側(cè)表面上的生長阻擋圖案；在包括偽柵電極和偽柵極掩模的偽柵極結(jié)構(gòu)的側(cè)表面上形成間隔件；執(zhí)行seg工藝，以在有源鰭的鄰近間隔件的一部分上形成外延層；以及將偽柵極結(jié)構(gòu)替換為柵極結(jié)構(gòu)。

根據(jù)本發(fā)明構(gòu)思，還提供了一種半導體器件，其包括：柵極結(jié)構(gòu)，在襯底上，每個柵極結(jié)構(gòu)在第二方向上縱長地延伸，并且在第二方向上彼此間隔開，以使得柵極結(jié)構(gòu)中的每一個在與第二方向交叉的第一方向上具有第一相對側(cè)表面并且在第二方向上具有第二相對側(cè)表面；柵極間隔件結(jié)構(gòu)，其包括柵極結(jié)構(gòu)中的每一個的第一相對側(cè)表面上的第一部分和柵極結(jié)構(gòu)中的每一個的第二相對側(cè)表面上的第二部分；以及源極/漏極層，其位于襯底的鄰近柵極間隔件結(jié)構(gòu)的第一部分的一部分上，其中，在柵極結(jié)構(gòu)中的每一個的第二相對側(cè)表面中的每一個中具有對應的壓痕。

根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種半導體器件，該半導體器件包括：襯底；柵極結(jié)構(gòu)，在襯底上，各個柵極結(jié)構(gòu)在一個方向上對齊并且彼此間隔開，以使得柵極結(jié)構(gòu)中的每一個在所述一個方向上具有相對端部，并且在與所述一個方向交叉的另一方向上具有相對側(cè)部；柵極間隔件，其具有分別覆蓋柵極結(jié)構(gòu)的端部的各個部分；絕緣層，其在柵極間隔件的所述部分之間延伸，以介于在所述一個方向上對齊的柵極結(jié)構(gòu)之間；以及外延層，其布置在襯底上，構(gòu)成半導體器件的源極/漏極區(qū)，并且面對柵極結(jié)構(gòu)的鄰近柵極結(jié)構(gòu)的端部表面的側(cè)部表面，并且其中，在柵極結(jié)構(gòu)的端部中分別具有壓痕，壓痕在柵極結(jié)構(gòu)的頂表面敞開，以使得將壓痕中的每一個限定在對應的一個柵極結(jié)構(gòu)的頂表面與各端部表面中的一個之間。

根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種半導體器件，該半導體器件包括：襯底；柵極結(jié)構(gòu)，在襯底上，各個柵極結(jié)構(gòu)在一個方向上對齊并且彼此間隔開，以使得柵極結(jié)構(gòu)中的每一個在所述一個方向上具有相對端部，并且在與所述一個方向交叉的另一方向上具有相對側(cè)部；柵極間隔件，其具有分別覆蓋柵極結(jié)構(gòu)的端部的各個部分；絕緣層，其在柵極間隔件的所述部分之間延伸，以介于在所述一個方向上對齊的柵極結(jié)構(gòu)之間；以及外延層，其布置在襯底上，構(gòu)成半導體器件的源極/漏極區(qū)，并且面對柵極結(jié)構(gòu)的側(cè)部；以及外延生長防止圖案的剩余部分，其分別介于柵極結(jié)構(gòu)的端部的上部與柵極間隔件的所述部分之間。

附圖說明

通過以下結(jié)合附圖的詳細描述，將更清楚地理解本發(fā)明構(gòu)思。圖1至圖71示出了非限制性示例，下文中更詳細地描述它們。

圖1至圖67一起示出了根據(jù)本發(fā)明構(gòu)思的制造半導體器件的方法的示例，其中，

圖1、圖4、圖7、圖10、圖15、圖18、圖21、圖26、圖32、圖35、圖39、圖46、圖49、圖57和圖63是平面圖，

圖2、圖3、圖5、圖8、圖11、圖13、圖16、圖19、圖22、圖25、圖27、圖31、圖36、圖40、圖45、圖50、圖54至圖56、圖58、圖60和圖64分別是沿著對應的平面圖的線a-a'截取的剖視圖，

圖6、圖9、圖23、圖33、圖37、圖41、圖51、圖59、圖61和圖65分別是沿著對應的平面圖的線b-b'截取的剖視圖，

圖12、圖14、圖17、圖20、圖24、圖28和圖42分別是沿著對應的平面圖的線c-c'截取的剖視圖，

圖29、圖34、圖38、圖43、圖47、圖52、圖62和圖66分別是沿著對應的平面圖的線d-d'截取的剖視圖，

圖30和圖44是沿著對應的平面圖的線e-e'截取的剖視圖，以及

圖48、圖53和圖67是沿著對應的平面圖的線f-f'截取的剖視圖。

圖68至圖71是根據(jù)本發(fā)明構(gòu)思的半導體器件的示例的剖視圖。

具體實施方式

現(xiàn)在，將參照示出了一些示例的附圖在下文中更加完全地描述本發(fā)明構(gòu)思。然而，本發(fā)明構(gòu)思可按照許多不同形式實現(xiàn)，并且不應理解為限于本文闡述的示例。相反，提供這些示例以使得本說明將是徹底和完整的，并且將把本發(fā)明構(gòu)思的范圍完全傳遞給本領(lǐng)域技術(shù)人員。在圖中，為了清楚起見，可夸大層和區(qū)的尺寸和相對尺寸。

應該理解，當一個元件或?qū)颖环Q作“位于”另一元件或?qū)印吧稀?、“連接至”或“結(jié)合至”另一元件或?qū)訒r，所述一個元件或?qū)涌芍苯游挥谒隽硪辉驅(qū)由?、連接至或結(jié)合至所述另一元件或?qū)?，或者可存在中間元件或?qū)?。相反，當一個元件被稱作“直接位于”另一元件或?qū)印吧稀?、“直接連接至”或“直接結(jié)合至”另一元件或?qū)訒r，則不存在中間元件或?qū)?。相同的附圖標記始終指代相同元件。如本文所用，術(shù)語“和/或”包括相關(guān)所列項之一或多個的任何和所有組合。

應該理解，雖然本文中可使用術(shù)語例如第一、第二、第三、第四等來描述多個元件、組件、區(qū)、層和/或部分，但是這些元件、組件、區(qū)、層和/或部分不應被這些術(shù)語限制。這些術(shù)語僅用于將一個元件、組件、區(qū)、層或部分與另一區(qū)、層或部分區(qū)分開。因此，下面討論的第一元件、第一組件、第一區(qū)、第一層或第一部分可被稱作第二元件、第二組件、第二區(qū)、第二層或第二部分，而不脫離本發(fā)明構(gòu)思的教導。

為了方便描述，本文中可使用諸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空間相對術(shù)語，以描述附圖中所示的一個元件或特征與另一個(或一些)元件或特征的關(guān)系。應該理解，空間相對術(shù)語旨在涵蓋使用中或操作中的裝置的除圖中所示的取向之外的不同取向。例如，如果圖中的裝置顛倒，則被描述為“在其它元件或特征之下”或“在其它元件或特征下方”的元件將因此被取向為“在其它元件或特征之上”。因此，示例性術(shù)語“在……之下”可涵蓋“在……之上”和“在……之下”這兩個取向。裝置可按照其它方式取向(旋轉(zhuǎn)90度或位于其它取向)，并且本文所用的空間相對描述語將相應地解釋。

本文所用的術(shù)語僅是為了描述特定示例，并且不旨在限制本發(fā)明構(gòu)思。如本文所用，除非上下文清楚地指明不是這樣，否則單數(shù)形式“一”、“一個”和“該”也旨在包括復數(shù)形式。還應該理解，術(shù)語“包括”和/或“包括……的”當用于本說明書中時，指明存在所列特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組。

本文中參照作為理想示例(和中間結(jié)構(gòu))的示意圖的剖視圖來描述示例。這樣，作為例如制造技術(shù)和/或公差的結(jié)果，可以預見附圖中的形狀的變化。因此，示例不應被理解為限于本文示出的區(qū)的具體形狀，而是包括例如由制造工藝導致的形狀的偏差。例如，示為矩形的注入?yún)^(qū)將通常具有圓形或彎曲特征和/或在其邊緣具有注入濃度的梯度，而非從注入?yún)^(qū)至非注入?yún)^(qū)二值變化。同樣地，通過注入形成的掩埋區(qū)可在掩埋區(qū)與通過其發(fā)生注入的表面之間的區(qū)中導致一些注入。因此，圖中示出的區(qū)實際上是示意性的，并且它們的形狀不旨在示出裝置的區(qū)的實際形狀，并且不旨在限制本發(fā)明構(gòu)思的范圍。

除非另外限定，否則本文中使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員之一通常理解的含義相同的含義。還應該理解，除非本文中明確這樣定義，否則諸如在通用詞典中定義的那些的術(shù)語應該被解釋為具有與它們在相關(guān)技術(shù)的上下文中的含義一致的含義，而不應該按照理想化地或過于正式的含義解釋它們。例如，術(shù)語“延伸”應該通常被理解為指縱長方向或縱向，即，理解為特定元件或特征(尤其是就具有線形或細長形式的元件或特征而言)的最長尺寸。術(shù)語“在兩個特定方向上按照多個形成”應該通常被理解為描述元件的陣列特征，其中元件在所述方向上間隔開。術(shù)語“基本上相同的材料”應該通常被理解為與術(shù)語“相同的材料”含義相同，但是說明存在由于工藝導致出現(xiàn)意料之外的材料的小的變化。術(shù)語“襯底”應該被理解為按照其最寬泛的含義使用，以描述底層的材料的塊體部分或者層，并且有時可簡單地用于指底層的材料的塊體部分或者層的在形成半導體器件時沒有被所使用的特定工藝改變的那部分。

圖1至圖67是示出根據(jù)本發(fā)明構(gòu)思的制造半導體器件的一種方法的示例的各階段的平面圖和剖視圖。

參照圖1和圖2，可對襯底100的上部進行蝕刻，以形成第一凹槽112和第二凹槽114，并且可在襯底100上形成隔離圖案120以填充第一凹槽112和第二凹槽114中的每一個的下部。

襯底100可具有例如硅、鍺、硅-鍺等的半導體材料，或者具有例如gap、gaas、gasb等的iii-v半導體化合物。在一些示例中，襯底100可為絕緣體上硅(soi)襯底或為絕緣體上鍺(goi)襯底。

襯底100可包括第一區(qū)i和第二區(qū)ii。在示例中，第一區(qū)i和第二區(qū)ii可分別用作正溝道金屬氧化物半導體(pmos)區(qū)和負溝道金屬氧化物半導體(nmos)區(qū)。第一凹槽112和第二凹槽114可分別形成在襯底100的第一區(qū)i和第二區(qū)ii中。

在示例中，可通過以下步驟形成隔離圖案120：在襯底100上形成隔離層以充分填充第一凹槽112和第二凹槽114；平面化隔離層直至暴露出襯底100的頂表面為止；以及去除隔離層的上部，以暴露出第一凹槽112和第二凹槽114的上部?？捎衫缪趸璧难趸镄纬筛綦x層。

由于隔離圖案120形成在襯底100上，可在襯底100的第一區(qū)i和第二區(qū)ii中分別限定頂表面被隔離圖案120覆蓋的場區(qū)以及分別具有未被隔離圖案120覆蓋而是從隔離圖案120突出的頂表面的第一有源區(qū)102和第二有源區(qū)104。第一有源區(qū)102和第二有源區(qū)104中的每一個可具有從隔離圖案120突出的鰭狀形狀，因此也可被稱作有源鰭。

在示例中，第一有源鰭102和第二有源鰭104中的每一個可在基本平行于襯底100的頂表面的第一方向上(直線地)延伸。多個第一有源鰭102和多個第二有源鰭104可在可基本平行于襯底100的頂表面并且與第一方向交叉的第二方向上間隔開。在示例中，第一方向和第二方向可彼此交叉呈直角，因此可彼此基本垂直。

在示例中，第一有源鰭102可包括其側(cè)表面可被隔離圖案120覆蓋的第一下有源圖案102b以及未被隔離圖案120覆蓋而是從隔離圖案120突出的第一上有源圖案102a。第二有源鰭104可包括其側(cè)表面可被隔離圖案120覆蓋的第二下有源圖案104b以及未被隔離圖案120覆蓋而是從隔離圖案120突出的第二上有源圖案104a。在示例中，在第二方向上，第一上有源圖案102a和第二上有源圖案104a的寬度可分別稍小于第一下有源圖案102b和第二下有源圖案104b的寬度。

在示例中，隔離圖案120可形成為具有多層結(jié)構(gòu)。具體地說，隔離圖案120可包括：按次序堆疊在第一凹槽112和第二凹槽114中的每一個的內(nèi)壁上的第一襯墊和第二襯墊(未示出)；以及在第二襯墊上填充第一凹槽112和第二凹槽114中的每一個的其余部分的填充絕緣層(未示出)。例如，第一襯墊可由例如氧化硅的氧化物形成，第二襯墊可由例如氮化硅的氮化物或者多晶硅形成，并且填充絕緣層可由例如氧化硅的氧化物形成。

參照圖3，可在第一有源鰭102和第二有源鰭104以及隔離圖案120上按次序形成偽柵極絕緣層130、偽柵電極140和偽柵極掩模層150。

偽柵極絕緣層130可由例如氧化硅的氧化物形成，偽柵電極層140可由例如多晶硅形成，并且偽柵極掩模層150可由例如氮化硅的氮化物形成。偽柵極絕緣層130可通過化學氣相沉積(cvd)工藝、原子層沉積(ald)工藝等形成?？商鎿Q地，偽柵極絕緣層130可在襯底100的上部上通過熱氧化工藝形成，并且在這種情況下，偽柵極絕緣層130可僅形成在第一上有源圖案102a和第二上有源圖案104a上。偽柵電極層140和偽柵極掩模層150可通過cvd工藝、ald工藝等形成。

參照圖4至圖6，可在偽柵極掩模層150上按次序形成第一層10、第二層20和第三層30，并且可在第三層30上形成第一光致抗蝕劑圖案40。

例如，第一層10可包括旋涂硬掩模(soh)，第二層20可包括例如等離子體增強的氧氮化硅(pe-sion)的氧氮化物，并且第三層30可包括底部防反射涂層(barc)。

在示例中，第一光致抗蝕劑圖案40可具有在第一方向上間隔開的多個第一開口43，它們中的每一個可在第二方向上延伸，并且第三層30的上表面可通過第一開口43中的每一個部分地暴露出來。

參照圖7至圖9，可執(zhí)行利用第一光致抗蝕劑圖案40作為蝕刻掩模的第一蝕刻工藝，以按次序蝕刻第三層30、第二層20和第一層10，并且在第一蝕刻工藝中可去除第一光致抗蝕劑圖案40、第三層30和第二層20?？蓤?zhí)行利用第一層10作為蝕刻掩模的第二蝕刻工藝，以對偽柵極掩模層150進行蝕刻，從而可在襯底100的第一區(qū)i和第二區(qū)ii中分別形成第一初步偽柵極掩模152a和第二初步偽柵極掩模154a。

可通過例如灰化工藝和/或剝離工藝去除在第二蝕刻工藝之后剩余的第一層10。

在示例中，第一初步偽柵極掩模152a和第二初步偽柵極掩模154a中的每一個可在第二方向上延伸，并且可在第一方向上形成多個第一初步偽柵極掩模152a和多個第二初步偽柵極掩模154a。

當形成第一初步偽柵極掩模152a和第二初步偽柵極掩模154a時，可部分地去除下面的偽柵電極層140的上部，以形成第三凹槽146；然而，本發(fā)明構(gòu)思不限于此。當可充分地去除偽柵電極層150以良好地形成第一初步偽柵極掩模152a和第二初步偽柵極掩模154a時，在偽柵電極層140的上部不一定會形成第三凹槽146。

參照圖10至圖12，可在第一初步偽柵極掩模152a和第二初步偽柵極掩模154a以及偽柵電極層140上按次序形成第四層15、第五層25和第六層35，并且可在第六層35上形成第二光致抗蝕劑圖案45。

例如，第四層15可包括soh，第五層25可包括例如pe-sion的氧氮化物，并且第六層35可包括barc層。

在示例中，第二光致抗蝕劑圖案45可具有在第一方向和第二方向二者上形成的多個第二開口47，并且多個第二開口47中的每一個可在第一方向上延伸，并且第六層35的上表面可通過第二開口47中的每一個被部分地暴露出來。

可執(zhí)行利用第二光致抗蝕劑圖案45作為蝕刻掩模的第三蝕刻工藝，以按次序?qū)Φ诹鶎?5和第五層25進行蝕刻，并且可部分地對第四層15的上部進行蝕刻。因此，延伸穿過第二光致抗蝕劑圖案45的第二開口47中的每一個可豎直地擴張以延伸穿過第六層35、第五層25和第四層15的上部。

參照圖13和圖14，可在第二開口47的側(cè)表面、第四層15通過第二開口47暴露出的上部和第二光致抗蝕劑圖案45上形成第七層50。

第七層50可薄薄地形成在第二開口47的側(cè)表面上，并且可在用于對第四層15進行蝕刻的后續(xù)蝕刻工藝中保護第五層25和第六層35以及第二光致抗蝕劑圖案45，以使得第五層25和第六層35和第二光致抗蝕劑圖案45中的每一個可具有不變的寬度。在一些示例中，可不形成第七層50。在示例中，第七層50可由例如原子層沉積氧化物(ald-ox)的氧化物形成。

參照圖15至圖17，可執(zhí)行利用第二光致抗蝕劑圖案45、第六層35和第五層25作為蝕刻掩模的第四蝕刻工藝，以對下面的第四層15進行蝕刻，并且可在第四蝕刻工藝中去除第二光致抗蝕劑圖案45、第六層35和第五層25?？衫帽Ａ舻牡谒膶?5作為蝕刻掩模對下面的第一初步偽柵極掩模152a和第二初步偽柵極掩模154a進行蝕刻，以在襯底100的第一區(qū)i和第二區(qū)ii中分別形成第一偽柵極掩模152和第二偽柵極掩模154。

當形成第一偽柵極掩模152和第二偽柵極掩模154時，可去除下面的柵電極層140的上部以形成第四凹槽148；然而，本發(fā)明構(gòu)思不限于此。當?shù)谝怀醪絺螙艠O掩模152a和第二初步偽柵極掩模154a被充分蝕刻以良好地形成第一偽柵極掩模152和第二偽柵極掩模154時，在偽柵電極層140上可不必須形成第四凹槽148。

由于執(zhí)行第四蝕刻工藝，可穿過第四層15以及第一偽柵極掩模152和第二偽柵極掩模154形成第三開口17。第三開口17可形成在第四凹槽148上以與其連通，即，朝第四凹槽148敞開或在其中敞開。第三開口17像第二開口47那樣可在第一方向上延伸，并且可在第一方向和第二方向二者上形成多個第三開口17。

參照圖18至圖20，可通過第三開口17執(zhí)行傾斜離子注入工藝，以將離子注入偽柵電極層140的鄰近第四凹槽148的一部分中，因此可在偽柵電極層140上形成生長阻擋層145。

生長阻擋層145可防止包括多晶硅的偽柵電極層140在參照圖35至圖38所示的后續(xù)第一選擇性外延生長(seg)工藝中用作種子。通過將離子注入包括多晶硅的偽柵電極層140中可形成的生長阻擋層145在seg工藝中可不用作種子，因此可不從偽柵電極層140生長外延層。

例如，所述離子可包括氮、碳、氧、砷等；然而，本發(fā)明構(gòu)思不限于此，并且可使用可防止偽柵電極層140用作種子的任何離子。

在示例中，可執(zhí)行傾斜離子注入工藝，以使得離子在沿著第二方向截取的剖視圖中在相對于襯底100的頂表面傾斜的方向上被注入偽柵電極層140中。因此，可在偽柵電極層140在第四凹槽148下方的一部分及其在第二方向上鄰近第四凹槽148的一部分處形成生長阻擋層145。

參照圖21至圖24，可通過例如灰化工藝和/或剝離工藝去除第四層15，并且可利用第一偽柵極掩模152和第二偽柵極掩模154作為蝕刻掩模按次序?qū)螙烹姌O層140和偽柵極絕緣層130進行蝕刻，以在襯底100的第一區(qū)i和第二區(qū)ii上分別形成第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)。

第一偽柵極結(jié)構(gòu)可形成為包括按次序堆疊在第一有源鰭102和隔離圖案120的在第二方向上鄰近第一有源鰭102的一部分上的第一偽柵極絕緣圖案132、第一偽柵電極142和第一偽柵極掩模152，并且第二偽柵極結(jié)構(gòu)可形成為包括按次序堆疊在第二有源鰭104和隔離圖案120的在第二方向上鄰近第二有源鰭104的一部分上的第二偽柵極絕緣圖案134、第二偽柵電極144和第二偽柵極掩模154。

在示例中，第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)中的每一個可形成為在第一有源鰭102和第二有源鰭104以及隔離圖案120中的每一個上在第二方向上延伸，并且可在第一方向和第二方向二者上形成多個第一偽柵極結(jié)構(gòu)和多個第二偽柵極結(jié)構(gòu)。

當執(zhí)行蝕刻工藝時，第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)中的每一個在第一方向上的相對側(cè)表面可形成為幾乎垂直于襯底100的頂表面，而第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)中的每一個在第二方向上的相對的端表面(下文中，也可被稱作側(cè)表面)可形成為相對于襯底100的頂表面傾斜。在蝕刻工藝中，第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)中的每一個在第一方向上的相對側(cè)表面會受到來自第一方向的蝕刻氣體的影響，而第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)中的每一個在第二方向上的相對側(cè)表面不僅會受到來自第一方向而且會受到來自第二方向的蝕刻氣體的影響。

具體地說，可分別形成在第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)的下部的第一偽柵極絕緣圖案132和第二偽柵極絕緣圖案134以及第一偽柵電極142和第二偽柵電極144的下部可形成為具有可幾乎垂直于襯底100的頂表面的相對的端表面(下文中，將被稱作在第二方向上的第二側(cè)表面)，而可分別形成在第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)的上部的第一偽柵極掩模152和第二偽柵極掩模154以及第一偽柵電極142和第二偽柵電極144的上部可形成為具有可相對于襯底100的頂表面傾斜的相對的端表面(下文中，將被稱作在第二方向上的側(cè)表面)。

在蝕刻工藝中，可去除生長阻擋層145的在第四凹槽148下方的一部分，因此第一生長阻擋圖案141和第二生長阻擋圖案143可分別形成在第一偽柵電極142和第二偽柵電極144的在第二方向上的相對側(cè)表面的上部。

參照圖25，當與偽柵電極層140相比時，生長阻擋層145在蝕刻工藝中會被進一步蝕刻，因此，在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)部中可分別形成第一壓痕147和第二壓痕149。

例如，偽柵電極層140可包括多晶硅，而生長阻擋層145可包括摻有氮、碳等的多晶硅，因此偽柵電極層140和生長阻擋層145的蝕刻速率可彼此不同。因此，根據(jù)蝕刻氣體和偽柵電極層140與生長阻擋層145之間的元素的差異，當與偽柵電極層140相比時，生長阻擋層145會被過度蝕刻。

參照圖26至圖30，可在其上形成有第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)的襯底100的第一區(qū)i和第二區(qū)ii上形成第一間隔件層160，可在第一間隔件層160上形成覆蓋襯底100的第二區(qū)ii的第三光致抗蝕劑圖案60，并且可利用第三光致抗蝕劑圖案60作為蝕刻掩模執(zhí)行各向異性蝕刻工藝。

因此，可在襯底100的第一區(qū)i上的第一偽柵極結(jié)構(gòu)的側(cè)部上形成第一柵極間隔件162，并且可在第一有源鰭102的側(cè)部上形成第一鰭間隔件172。

例如，第一間隔件層160可由氮化硅、氧碳氮化硅等的氮化物形成。

第一柵極間隔件162可包括第一部分和第二部分，第一部分位于第一偽柵極結(jié)構(gòu)的在第一方向上的相對的第一側(cè)表面上，第二部分位于第一偽柵極結(jié)構(gòu)的在第二方向上的相對的第二側(cè)表面上。

在示例中，第一柵極間隔件162的第一部分可覆蓋第一偽柵極結(jié)構(gòu)的整個第一側(cè)表面。另一方面，第一柵極間隔件162的第二部分可不覆蓋第一偽柵極結(jié)構(gòu)的整個端部或者“第二側(cè)表面”，而是暴露出第二側(cè)表面的對應的上部。

在第一偽柵極結(jié)構(gòu)的第一側(cè)表面幾乎豎直(垂直于襯底100的頂表面)的該示例中，第一間隔件層160在第一偽柵極結(jié)構(gòu)的第一側(cè)表面上的一部分在各向異性蝕刻工藝中會難以被蝕刻，而是仍然留在這些表面上。然而，第一偽柵極結(jié)構(gòu)的第二側(cè)表面的上部可相對于豎直傾斜(既不平行于也不垂直于襯底100的頂表面)，因此在各向異性蝕刻工藝中可去除第一間隔件層160的在第一偽柵極結(jié)構(gòu)的第二側(cè)表面的上部上的一部分，在這種情況下，第一間隔件層160僅留在第一偽柵極結(jié)構(gòu)的第二側(cè)表面的下部上。因此，在該示例中，第一偽柵極結(jié)構(gòu)的第二側(cè)表面的上部，尤其是第一偽柵極掩模152在第二方向上的第二側(cè)表面和第一偽柵電極142在第二方向上的第二側(cè)表面的上部，沒有被第一柵極間隔件162的第二部分覆蓋，即，暴露出來。

在示例中，第一生長阻擋圖案141可形成在未被第一柵極間隔件162覆蓋而是在第一偽柵電極142的第二側(cè)表面的上部上暴露出來的第一偽柵極結(jié)構(gòu)的第二側(cè)表面的上部上。也就是說，第一柵極間隔件162的第二部分可覆蓋第一生長阻擋圖案141的下部但是暴露出第一生長阻擋圖案141的上部，因此，第一柵極間隔件162的第二部分的頂部可位于第一生長阻擋圖案141的底部與頂部之間的水平高度處。

然而，本發(fā)明構(gòu)思不限于此，并且可僅覆蓋其上形成有第一生長阻擋圖案141的第一偽柵電極142的第二側(cè)表面的一部分。也就是說，第一柵極間隔件162的頂部可至少位于第一生長阻擋圖案141的底部的水平高度以上的水平高度處。

如參照圖25所示的，圖31示出了在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)部中分別形成第一壓痕147和第二壓痕149時的第一間隔件層160和第一柵極間隔件162。

參照圖32至圖34，在去除第三光致抗蝕劑圖案60之后，第一有源鰭102的鄰近第一偽柵極結(jié)構(gòu)的上部可被蝕刻以形成第五凹槽182。

具體地說，可利用襯底100的第一區(qū)i上的第一偽柵極結(jié)構(gòu)和第一柵極間隔件162作為蝕刻掩模去除第一有源鰭102的上部以形成第五凹槽182。還可去除第一鰭間隔件172，并且因為第一間隔件層160留在襯底100的第二區(qū)ii上，所以可不蝕刻第二有源鰭104。

圖32至圖34示出了可部分地去除第一有源鰭102的第一上有源圖案102a以形成第五凹槽182；然而，本發(fā)明構(gòu)思不限于此。在示例中，不僅可部分地去除第一上有源圖案102a而且可部分地去除第一下有源圖案102b，以形成第五凹槽182。

在示例中，可在原位執(zhí)行用于形成第一柵極間隔件162的蝕刻工藝和用于形成第五凹槽182的蝕刻工藝。

參照圖35至圖38，可在第一有源鰭102上形成第一源極/漏極層202以填充第五凹槽182。

在示例中，可利用通過第五凹槽182暴露的第一有源鰭102的上表面作為種子通過seg工藝形成第一源極/漏極層202。

在示例中，可利用例如二氯硅烷(sih2cl2)的硅源氣、例如鍺烷(geh4)的鍺源氣通過執(zhí)行seg工藝形成第一源極/漏極層202，以形成單晶硅-鍺層。在示例中，也可使用例如乙硼烷(b2h6)的p型雜質(zhì)源氣以形成摻有p型雜質(zhì)的單晶硅-鍺層。因此，第一源極/漏極層202可用作正溝道金屬氧化物半導體(pmos)晶體管的源極/漏極區(qū)。

第一源極/漏極層202可填充第五凹槽182，并且可進一步生長以接觸第一柵極間隔件162的一部分。第一源極/漏極層202不僅可在豎直方向上而且可在水平方向上生長，因此沿著第二方向可具有五邊形或六邊形形狀的截面。在示例中，第一有源鰭102上的在第二方向上彼此間隔開短距離的各個第一源極/漏極層202可生長以彼此合并。圖35至圖38示出了第一有源鰭102上的一個合并的第一源極/漏極層202。

在seg工藝中，包括多晶硅的第一偽柵電極142的第二側(cè)表面的上部可不被第一柵極間隔件162覆蓋而是暴露出來。然而，摻有離子的第一生長阻擋圖案141可形成在第一偽柵電極142的第二側(cè)表面的上部上，以不用作種子。因此，可不從第一偽柵電極142(即，第一生長阻擋圖案141)生長外延層。

參照圖39至圖44，可在其上形成了第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)、第一柵極間隔件162、第一源極/漏極層202以及第一間隔件160的襯底100的第一區(qū)i和第二區(qū)ii上形成第二間隔件層165，可在第一偽柵極結(jié)構(gòu)、第一柵極間隔件162以及第一源極/漏極層202上形成第四光致抗蝕劑圖案70，以覆蓋襯底100的第一區(qū)i，并且可利用第四光致抗蝕劑圖案70作為蝕刻掩模執(zhí)行各向異性蝕刻工藝。

因此，第二柵極間隔件結(jié)構(gòu)168可形成在襯底100的第二區(qū)ii上的第二偽柵極結(jié)構(gòu)的側(cè)表面上，并且第二鰭間隔件結(jié)構(gòu)178可形成在第二有源鰭104的側(cè)表面上。第二柵極間隔件結(jié)構(gòu)168可包括按次序堆疊在第二偽柵極結(jié)構(gòu)上的第三柵極間隔件163和第四柵極間隔件167，并且第二鰭間隔件結(jié)構(gòu)178可包括按次序堆疊在第二有源鰭104上的第三鰭間隔件173和第四鰭間隔件177。

第二間隔件層165可由例如氮化硅、氧碳氮化硅等的氮化物形成。在示例中，第二間隔件層165可由基本上與第一間隔件層160的材料相同的材料形成，因此第二間隔件層165可與襯底100的第一區(qū)i中的第一柵極間隔件162合并，并且可與襯底100的第二區(qū)ii中的第一間隔件層160合并。

第二柵極間隔件結(jié)構(gòu)168可包括第一部分和第二部分，第一部分位于第二偽柵極結(jié)構(gòu)在第一方向上的相對的第一側(cè)表面上，第二部分位于第二偽柵極結(jié)構(gòu)在第二方向上的相對的第二側(cè)表面上。

在示例中，第二柵極間隔件結(jié)構(gòu)168的第一部分可覆蓋第二偽柵極結(jié)構(gòu)的整個第一側(cè)表面。然而，第二柵極間隔件結(jié)構(gòu)168的第二部分可不覆蓋第二偽柵極結(jié)構(gòu)的整個第二側(cè)表面而是暴露出第二偽柵極結(jié)構(gòu)的第二側(cè)表面的上部。

因為第二偽柵極結(jié)構(gòu)的第二側(cè)表面的上部可相對于襯底100的頂表面傾斜，所以在各向異性蝕刻工藝中可去除第二偽柵極結(jié)構(gòu)的第二側(cè)表面的上部上的第一間隔件層160和第二間隔件層165的一些部分，并且可僅保留第二偽柵極結(jié)構(gòu)的第二側(cè)表面的下部上的第一間隔件層160和第二間隔件層165的下部。然而，與第一偽柵極結(jié)構(gòu)的側(cè)表面上的第一柵極間隔件162不同，第二柵極間隔件結(jié)構(gòu)168可包括按次序堆疊的第三柵極間隔件163和第四柵極間隔件167，因此厚度會大于第一柵極間隔件162的厚度，并且第二柵極間隔件結(jié)構(gòu)168的頂表面會高于第一柵極間隔件162的頂表面。

也就是說，第二柵極間隔件結(jié)構(gòu)168可覆蓋第二偽柵極結(jié)構(gòu)的大部分第二側(cè)表面，并且第一偽柵極掩模152的上部在第二方向上的相對的第二側(cè)表面可不被第二柵極間隔件結(jié)構(gòu)168的第二部分覆蓋，而是暴露出來。

當?shù)诙螙艠O結(jié)構(gòu)中的第二偽柵電極144的上部沒有被第二柵極間隔件結(jié)構(gòu)168覆蓋時，第二生長阻擋圖案143可形成在第二偽柵電極144的第二側(cè)表面的暴露的上部上。

如參照圖25所示的，圖45示出了在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)部中分別形成第一壓痕147和第二壓痕149時的第二間隔件層165和第二柵極間隔件結(jié)構(gòu)168。因為第一生長阻擋圖案141和第二生長阻擋圖案143布置在偽柵電極的端部中，所以第一壓痕147和第二壓痕149也在對應的偽柵電極的端部中延伸。

參照圖46至圖48，在去除第四光致抗蝕劑圖案70之后，第二有源鰭104鄰近第二偽柵極結(jié)構(gòu)的上部可被蝕刻以形成第六凹槽(未示出)。

具體地說，可利用襯底100的第二區(qū)ii上的第二偽柵極結(jié)構(gòu)和第二柵極間隔件結(jié)構(gòu)168作為蝕刻掩模去除第二有源鰭104的上部，以形成第六凹槽。也可去除第二鰭間隔件結(jié)構(gòu)178，并且因為第二間隔件層165保留在襯底100的第一區(qū)i上，所以可不蝕刻第一源極/漏極層202。

圖46至圖48示出了可部分地去除第二有源鰭104的第二上有源圖案104a，以形成第六凹槽；然而，本發(fā)明構(gòu)思不限于此。在示例中，不僅可部分地去除第二上有源圖案104a，而且可部分地去除第二下有源圖案104b，以形成第六凹槽。

在示例中，可在原位執(zhí)行用于形成第二柵極間隔件結(jié)構(gòu)168的蝕刻工藝和用于形成第六凹槽的蝕刻工藝。

第二源極/漏極層204可形成在第二有源鰭104上以填充第六凹槽。

在示例中，可利用通過第六凹槽暴露的第二有源鰭104的上表面作為種子通過seg工藝形成第二源極/漏極層204。因為第二間隔件層165形成在第一源極/漏極層202上，所以可不從源極/漏極層202生長外延層。

在示例中，可利用例如乙硅烷(si2h6)的硅源氣和例如甲硅烷(sih3ch3)的碳源氣通過seg工藝形成第二源極/漏極層204，以形成單晶碳化硅層?？商鎿Q地，可僅利用例如乙硅烷(si2h6)的硅源氣執(zhí)行seg工藝，以形成單晶硅層。在示例中，也可使用例如磷化氫(ph3)的n型雜質(zhì)源氣，以形成摻有n型雜質(zhì)的單晶碳化硅層或者摻有n型雜質(zhì)的單晶硅層。因此，第二源極/漏極層204可用作負溝道金屬氧化物半導體(nmos)晶體管的源極/漏極區(qū)。

第二源極/漏極層204可填充第六凹槽，并且可進一步生長以接觸第二柵極間隔件結(jié)構(gòu)168的一部分。第二源極/漏極層204不僅可在豎直方向上生長還可在水平方向上生長，因此在第二方向上可具有五邊形或六邊形形狀的截面。在示例中，第二有源鰭104上的在第二方向上彼此間隔開短距離的各個第二源極/漏極層204可生長以彼此合并。

如上所述，在seg工藝中，包括多晶硅的第二偽柵電極144的第二側(cè)表面的上部可被第二柵極間隔件結(jié)構(gòu)168覆蓋?？商鎿Q地，即使包括多晶硅的第二偽柵電極144的第二側(cè)表面的上部未被第二柵極間隔件結(jié)構(gòu)168覆蓋，摻有離子的第二生長阻擋圖案143也可形成在第二偽柵電極144的第二側(cè)表面的上部上，從而不用作種子。因此，可不從第二偽柵電極144生長外延層。

在示例中，第二源極/漏極層204可形成為其頂表面高于第一源極/漏極層202的頂表面。然而，本發(fā)明構(gòu)思不限于此，并且第二源極/漏極層204的頂表面可基本上與第一源極/漏極層202的頂表面共面或者比第一源極/漏極層的頂表面202更低。

參照圖49至圖53，可在第一有源鰭102和第二有源鰭104以及隔離圖案120上形成足夠厚度的絕緣層210，以覆蓋第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)、第一柵極間隔件162、第二間隔件層165、第二柵極間隔件結(jié)構(gòu)168以及第一源極/漏極層202和第二源極/漏極層204，并且可將絕緣層210平面化直至可暴露出第一偽柵極結(jié)構(gòu)的第一偽柵電極142的頂表面和第二偽柵極結(jié)構(gòu)的第二偽柵電極144的頂表面為止。

在平面化工藝中，也可去除第一偽柵極掩模152和第二偽柵極掩模154，并且可部分地去除第二間隔件層165和第二柵極間隔件結(jié)構(gòu)168的上部。下文中，可將第二間隔件層165的剩余部分稱作第二柵極間隔件164，并且第一柵極間隔件162和第二柵極間隔件164可形成第一柵極間隔件結(jié)構(gòu)166。在示例中，第一柵極間隔件162的第二部分可不覆蓋第一偽柵電極142的第二側(cè)表面的上部。然而，第二柵極間隔件164可覆蓋第一偽柵電極142的第二側(cè)表面的上部。第一生長阻擋圖案141可形成在未被第一柵極間隔件162覆蓋的第一偽柵電極142的第二側(cè)表面的上部上，并且第一生長阻擋圖案141的側(cè)表面可被第二柵極間隔件164覆蓋。

合并的第一源極/漏極層202與隔離圖案120之間的空間或者合并的第二源極/漏極層204與隔離圖案120之間的空間可不填充絕緣層210，因此可分別形成第一氣隙212和第二氣隙214。

可由例如東燃硅氮烷(tosz)的氧化硅形成絕緣層210?？赏ㄟ^cmp工藝和/或回蝕工藝執(zhí)行平面化工藝。

如參照圖25所示的，圖54示出了在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)表面中分別形成第一壓痕147和第二壓痕149時的第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168。第二柵極間隔件結(jié)構(gòu)168的第三柵極間隔件163可包括這樣的上部，其在第二方向上的寬度大于第三柵極間隔件163的下部在第二方向上的寬度。

圖55示出了在平面化工藝中也去除第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144的上部時的第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168，并且圖56示出了在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)部中分別形成第一壓痕147和第二壓痕149時的第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168。

參照圖57至圖59，可去除暴露的第一偽柵電極142和第二偽柵電極144以及它們下方的第一偽柵極絕緣圖案132和第二偽柵極絕緣圖案134，以形成第四開口和第五開口(未示出)，它們分別暴露出第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168的內(nèi)側(cè)表面以及第一有源鰭102和第二有源鰭104的上表面，并且第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264可形成為分別填充第四開口和第五開口。

在示例中，當去除第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144時，也可去除分別位于第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144的上側(cè)表面上的第一生長阻擋圖案141和第二生長阻擋圖案143。

具體地說，在通過第四開口和第五開口暴露的第一有源鰭102和第二有源鰭104的上表面上執(zhí)行熱氧化工藝以形成第一界面圖案222和第二界面圖案224之后，可在第一界面圖案222和第二界面圖案224、隔離圖案120、第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168以及絕緣層210上按次序形成柵極絕緣層和功函數(shù)控制層，并且可在功函數(shù)控制層上形成柵電極層以充分填充第四開口和第五開口的其余部分。

可通過cvd工藝或ald工藝由例如二氧化鉿、氧化鉭、氧化鋯等的具有高介電常數(shù)的金屬氧化物形成柵極絕緣層?？捎衫绲?、鈦鋁、鈦鋁氮化物、氮化鉭、鉭鋁氮化物等的金屬氮化物或者金屬合金形成功函數(shù)控制層，并且可由例如金屬(諸如鋁、銅、鉭等)或者其金屬氮化物的具有低電阻的材料形成柵電極層。可通過ald工藝、物理氣相沉積(pvd)工藝等形成功函數(shù)控制層和柵電極層。在示例中，可額外執(zhí)行例如快速熱退火(rta)工藝、高峰快速熱退火(高峰rta)工藝、flash快速熱退火(flashrta)工藝或者激光退火工藝的熱處理工藝。

與柵極絕緣層或者柵電極層相似，替代熱氧化工藝，可通過cvd工藝、ald工藝等形成第一界面圖案222和第二界面圖案224。在這種情況下，第一界面圖案222和第二界面圖案224中的每一個不僅可形成在第一有源鰭102和第二有源鰭104中的每一個的上表面上，而且可形成在隔離圖案120的上表面和第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168中的每一個的內(nèi)側(cè)表面上。

可將柵電極層、功函數(shù)控制層和柵極絕緣層平面化直至暴露出絕緣層210的頂表面為止，以形成按次序堆疊在第一界面圖案222、隔離圖案120和第一柵極間隔件結(jié)構(gòu)166的內(nèi)側(cè)表面上的第一柵極絕緣圖案232和第一功函數(shù)控制圖案242，以及填充第一功函數(shù)控制圖案242上的第四開口的其余部分的第一柵電極252。可在第二界面圖案224、隔離圖案120和第二柵極間隔件結(jié)構(gòu)168的內(nèi)側(cè)表面上形成按次序堆疊的第二柵極絕緣圖案234和第二功函數(shù)控制圖案244，并且可在第二功函數(shù)控制圖案244上形成填充第五開口的其余部分的第二柵電極254。

因此，第一柵電極252和第二柵電極254的底表面和側(cè)表面可分別被第一功函數(shù)控制圖案242和第二功函數(shù)控制圖案244覆蓋。在示例中，可通過cmp工藝和/或回蝕工藝執(zhí)行平面化工藝。

按次序堆疊的第一界面圖案222、第一柵極絕緣圖案232、第一功函數(shù)控制圖案242和第一柵電極252可形成第一柵極結(jié)構(gòu)262，并且第一柵極結(jié)構(gòu)262與第一源極/漏極層202一起可形成pmos晶體管。按次序堆疊的第二界面圖案224、第二柵極絕緣圖案234、第二功函數(shù)控制圖案244和第二柵電極254可形成第二柵極結(jié)構(gòu)264，并且第二柵極結(jié)構(gòu)264與第二源極/漏極層204一起可形成nmos晶體管。

圖60示出了當去除第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144時未去除第一生長阻擋圖案141和第二生長阻擋圖案143的情況。

也就是說，第一生長阻擋圖案141和第二生長阻擋圖案143可包括摻有氮、碳等的多晶硅，因此可具有與第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144的蝕刻速率不同的蝕刻速率。因此，當去除第一偽柵極結(jié)構(gòu)142和第二偽柵極結(jié)構(gòu)144時，可不去除第一生長阻擋圖案141和第二生長阻擋圖案143。

參照圖61至圖62，可在絕緣層210、第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264以及第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168上按次序形成封蓋層310和絕緣夾層320，并且可穿過絕緣層210、封蓋層310和絕緣夾層320形成第一接觸孔332和第二接觸孔334，以分別暴露出第一源極/漏極層202和第二源極/漏極層204的上表面。

可由例如四乙基原硅酸鹽(teos)的氧化硅形成絕緣夾層320。

參照圖63至圖67，在第一源極/漏極層202和第二源極/漏極層204的暴露的上表面、第一接觸孔332和第二接觸孔334的側(cè)表面和絕緣夾層320的上表面上形成第一金屬層之后，可在其上執(zhí)行熱處理工藝，以分別在第一源極/漏極層202和第二源極/漏極層204上形成第一金屬硅化物圖案342和第二金屬硅化物圖案344。可去除第一金屬層的未反應部分。

可由例如鈦、鈷、鎳等的金屬形成第一金屬層。

可在第一金屬硅化物圖案342和第二金屬硅化物圖案344、第一接觸孔332和第二接觸孔334的側(cè)表面和絕緣夾層320的上表面上形成勢壘層，可在勢壘層上形成第二金屬層以填充第一接觸孔332和第二接觸孔334，并且可將第二金屬層和勢壘層平面化直至可暴露出絕緣夾層320的上表面為止。

因此，第一接觸插塞372和第二接觸插塞374可形成在第一金屬硅化物圖案342和第二金屬硅化物圖案344上，以分別填充第一接觸孔332和第二接觸孔334。

在示例中，第一接觸插塞372和第二接觸插塞374可形成為分別與第一間隔件結(jié)構(gòu)166和第二間隔件結(jié)構(gòu)168自對齊；然而，本發(fā)明構(gòu)思不限于此。

可由例如氮化鈦、氮化鉭、氮化鎢等的金屬氮化物形成勢壘層，并且可由例如鎢、銅等的金屬形成第二金屬層。

第一接觸插塞372可包括第一金屬圖案362和覆蓋第一金屬圖案362的底部和側(cè)部的第一勢壘圖案352，并且第二接觸插塞374可包括第二金屬圖案364和覆蓋第二金屬圖案364的底部和側(cè)部的第二勢壘圖案354。

可額外形成布線(未示出)和/或過孔(未示出)，以電連接至第一接觸插塞372和第二接觸插塞374，從而完成半導體器件。

圖68示出了根據(jù)本發(fā)明構(gòu)思的包括參照圖55所示的第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168的半導體器件的示例，并且圖69和圖70示出了根據(jù)本發(fā)明構(gòu)思的各自包括在第一生長阻擋圖案141和第二生長阻擋圖案143的側(cè)部中分別形成第一壓痕147和第二壓痕149并且它們在柵電極的端部中延伸作為在柵電極的頂表面的開口時的第一柵極間隔件結(jié)構(gòu)166和第二柵極間隔件結(jié)構(gòu)168的半導體器件的示例。也就是說，在后面的這些示例中，第一生長阻擋圖案141和第二生長阻擋圖案143的剩余部分仍保留在柵電極的端部中，并且在柵電極的端部中限定了第一壓痕147和第二壓痕149。

圖71示出了根據(jù)本發(fā)明構(gòu)思的包括去除第一偽柵電極142和第二偽柵電極144時未被去除的第一生長阻擋圖案141和第二生長阻擋圖案143的半導體器件的示例。

如上所述，在通過利用第四層15作為蝕刻掩模來對第一初步偽柵極掩模152a和第二初步偽柵極掩模154a進行蝕刻來形成第一偽柵極掩模152和第二偽柵極掩模154(它們中的每一個可彼此間隔開)之后，利用第四層15作為離子注入掩?？蓪⒗绲?、碳等的離子注入偽柵電極層140的一部分中，以形成生長阻擋層145。因此，即使生長阻擋圖案141和143未被間隔件結(jié)構(gòu)166和168覆蓋而是暴露出來，當執(zhí)行用于形成源極/漏極層202和204的seg工藝時，生長阻擋圖案141和143也可不用作種子，因此，在偽柵極結(jié)構(gòu)142和144的側(cè)表面上可不生長外延層。因此，在第二方向上彼此鄰近的柵極結(jié)構(gòu)262和264可不通過外延層電短路。

可將上述制造半導體器件的方法應用于制造包括通過seg工藝形成的源極/漏極層的各種存儲器裝置的方法。例如，可將所述方法應用于制造諸如中央處理單元(cpu)、主處理單元(mpu)或者應用處理器(ap)等的邏輯器件的方法。另外，可將所述方法應用于制造易失性存儲器裝置(諸如dram裝置或sram裝置)或者非易失性存儲器裝置(諸如閃速存儲器裝置、pram裝置、mram裝置、rram裝置)等的方法。

以上是示例的說明，并且不旨在是其限制。雖然描述了幾個示例，但是本領(lǐng)域技術(shù)人員應該容易理解，在不實質(zhì)脫離本發(fā)明構(gòu)思的新穎教導和利益的情況下，示例中的許多修改都是可能的。因此，應該理解，以上是各個示例的說明，并且不應理解為限于公開的特定示例，并且對公開的示例以及其它示例的修改也旨在被包括在權(quán)利要求的范圍內(nèi)。