本發(fā)明涉及半導體器件的制作方法，更具體地，涉及半導體器件的電極制作方法。

背景技術：

一些半導體器件，如具有高強度ESD保護性能的ESD器件的表面電極需要用到導電性能非常好的Ag或Sn電極，此外，這些器件的正反面通常都需要制作這樣的電極。

現(xiàn)有技術中，常采用單面光刻工藝來完成半導體器件電極的制作，具體如圖1a至1f所示，圖1a至1f示出了現(xiàn)有技術中半導體器件的電極制作方法不同階段的截面圖。

如圖1a所示，先在半導體襯底110正反兩面分別形成第一層間介質層120和第二層間介質層121，然后圖案化半導體襯底110正反兩面的第一層間介質層120和第二層間介質層121，使所述第一層間介質層120和第二層間介質層121分別形成第一開口和第二開口，所述半導體襯底110的有源區(qū)經由所述第一開口和第二開口部分裸露在外，所述裸露在外的半導體襯底110有源區(qū)為電極接觸區(qū)。接下來，在所述半導體襯底110正反兩面的第一層間介質層120和第二層間介質層121上方分別形成第一導體層130和第二導體層131，在所述第一導體層130表面涂布抗蝕刻劑，形成第一抗蝕刻劑掩膜140，并對所述第一抗蝕刻劑掩膜140進行曝光和顯影。

進一步地，如圖1b所示，對被第一抗蝕刻劑掩膜140裸露部分的第一導體層140進行蝕刻。

進一步地，如圖1c所示，去除半導襯底110正面殘留的第一抗蝕刻劑掩膜140，所述第一導體層140保留部分作為第一面電極。

進一步地，如圖1d所示，在所述半導體襯底110反面的第二層間介質層121上形成第二導體層131，方法同上所述。在所述第二導體層131表面涂布抗蝕刻劑，形成第二抗蝕刻劑掩膜141，并對所述第二抗蝕刻劑掩膜141進行曝光和顯影。

進一步地，如圖1e所示，對被第二抗蝕刻劑掩膜141裸露部分的第二導體層131進行蝕刻。

最后，如圖1f所示，去除半導體襯底110背面殘留的第二抗蝕刻劑掩膜141，所述第二導體層131保留部分作為第二面電極，完成半導體器件雙面電極的制作。

由于在對導體層進行蝕刻時，常采用強酸或強堿等化學試劑，因此，依照現(xiàn)有技術，在對半導體襯底的一面進行蝕刻操作時，半導體襯底另一面的制作好的電極會被損壞。

技術實現(xiàn)要素：

本發(fā)明要解決的技術問題是提供一種半導體器件的電極制作方法，其可以解決現(xiàn)有半導體器件的電極制作方法中，在對半導體襯底一面進行蝕刻時，用于進行蝕刻的化學試劑會對半導體襯底另一面制作好的電極造成損壞的問題。

為了解決上述問題，本發(fā)明提供了一種用于半導體器件的電極制作方法，包括：在半導體襯底的第一表面上形成具有第一開口的第一層間介質層；在所述第一層間介質層表面形成具有第二開口的第一抗蝕刻劑掩模，且所述第一開口和所述第二開口連通形成第一層疊開口；在所述第一抗蝕刻劑掩模上方形成第一導體層，所述第一導體層包括位于所述第一抗蝕刻劑掩模表面的第一部分，以及位于所述第一層疊開口中的第二部分；以及去除所述第一抗蝕刻劑掩模，所述第一導體層的第一部分與所述第一抗蝕刻劑掩模一同被除去，保留所述第一導體層的第二部分作為第一面電極。

優(yōu)選地，所述半導體襯底包括有源區(qū)，其特征在于，在半導體襯底的第一表面上形成具有第一開口的第一層間介質層的步驟包括：在所述半導體襯底的第一表面形成第一層間介質層；在所述第一層間介質層表面形成具有第一開口的第二抗蝕刻劑掩模；經由所述第一開口對所述第一層間介質層進行蝕刻操作，形成具有第一開口的第一層間介質層；以及去除所述第二抗蝕刻劑掩模，其中所述半導體襯底的有源區(qū)經由所述第一開口部分裸露在外，所述裸露在外的半導體襯底的有源區(qū)為第一電極接觸區(qū)。

優(yōu)選地，形成具有第二開口的第一抗蝕刻劑掩模的過程中，采用恒定曝光能量，從而形成側壁陡直的第二開口。

優(yōu)選地，形成具有第二開口的第一抗蝕刻劑掩模的過程中，采用隨時間遞增的曝光能量，從而形成側壁隨著深度擴展的第二開口。

優(yōu)選地，所述第二開口大于所述第一開口，所述第一開口經由所述第二開口完全暴露在外。

優(yōu)選地，所述第一層間介質層具有第一厚度，所述第一抗蝕刻劑掩模具有第二厚度，所述第一導體層具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第一導體層的第二部分的上表面低于所述第一抗蝕刻劑掩模的上表面。

優(yōu)選地，所述第三厚度大于所述第一厚度，所述第一導體層的第二部分填充所述第一開口，且在所述第一層間介質層上橫向延伸。

優(yōu)選地，還包括：在半導體襯底的第二表面上形成具有第三開口的第二層間介質層，所述第二表面與所述第一表面相對；在所述第二層間介質層表面形成具有第四開口的第三抗蝕刻劑掩模，且所述第三開口和所述第四開口連通形成第二層疊開口；在第三抗蝕刻劑掩模上方形成第二導體層，所述第二導體層包括位于第三抗蝕刻劑掩模表面的第一部分，以及位于所述第二層疊開口中的第二部分；以及去除所述第三抗蝕刻劑掩模，所述第二導體層的第一部分與所述第三抗蝕刻劑掩模一同被除去，保留所述第二導體層的第二部分作為第二面電極。

優(yōu)選地，所述半導體襯底包括有源區(qū)，其特征在于，所述在半導體襯底的第二表面上形成具有第三開口的第二層間介質層的步驟包括：在所述半導體襯底的第二表面形成第二層間介質層；在所述第二層間介質層表面形成具有第三開口的第四抗蝕刻劑掩模；經由所述第三開口對所述第二層間介質層進行蝕刻操作，形成具有第三開口的第二層間介質層；以及去除所述第四抗蝕刻劑掩模，其中所述半導體襯底的有源區(qū)經由所述第三開口部分裸露在外，所述裸露在外的半導體襯底的有源區(qū)為第二電極接觸區(qū)。

優(yōu)選地，所述第二層間介質層與所述第一層間介質層同時形成。

優(yōu)選地，形成具有第四開口的第三抗蝕刻劑掩模的過程中，采用恒定曝光能量，從而形成側壁陡直的第四開口。

優(yōu)選地，形成具有第四開口的第三抗蝕刻劑掩模的過程中，采用隨時間遞增的曝光能量，從而形成側壁隨著深度擴展的第四開口。

優(yōu)選地，所述第四開口大于所述第三開口，所述第三開口經由所述第四開口完全暴露在外。

優(yōu)選地，所述第二層間介質層具有第一厚度，所述第三抗蝕刻劑掩模具有第二厚度，所述第二導體層具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第二導體層的上表面低于所述第三抗蝕刻劑掩模的上表面。

優(yōu)選地，所述第三厚度大于所述第一厚度，所述第二導體層的第二部分填充所述第三開口，且在所述第二層間介質層上橫向延伸。

采用本發(fā)明的技術方案后，有效避免了在對第二層間介質層進行蝕刻操作的同時對已經形成的第一面電極造成損害的問題。

附圖說明

通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，

圖1a至1f示出現(xiàn)有技術中半導體器件的電極制作方法不同階段的截面圖。

圖2a至2e示出本發(fā)明第一實施例的導體器件的電極制作方法不同階段的截面圖。

圖3a至3e示出本發(fā)明第二實施例的導體器件的電極制作方法不同階段的截面圖。

具體實施方式

以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，在圖中可能未示出某些公知的部分。

在下文中描述了本發(fā)明的許多特定的細節(jié)，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發(fā)明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。

本發(fā)明第一實施例提供了一種半導體器件的電極制作方法，可參考圖2a至2e，圖2a至2e示出本發(fā)明第一實施例的半導體器件的電極制作方法不同階段的截面圖。

具體地，在本實施例中，提供了一種半導體器件雙面電極的制作方法，在實際應用中，本方法也同樣適用于單面電極的制作過程，具體實施過程可參照本實施例。

如圖2a所示，首先提供一半導體襯底210，所述半導體襯底210例如為Si片。

優(yōu)選地，在所述半導體襯底210第一表面和第二表面同時形成第一層間介質層220和第二層間介質層221，且所述第一層間介質層220和第二層間介質層221具有第一厚度，所述第一層間介質層220和第二層間介質層221例如為SiO₂。其中，所述第二表面和所述第一表面相對。

接下來，在所述第一層間介質層220和第二層間介質層221表面涂布抗蝕刻劑，分別形成第二抗蝕刻劑掩膜和第四抗蝕刻劑掩膜，所述抗蝕刻劑例如為光刻膠。使用單側光源分別對所述半導體襯底210第一表面的第二抗蝕刻劑掩膜和第二表面的第四抗蝕刻劑掩膜進行曝光顯影，形成具有第一開口的第二抗蝕刻劑掩膜和具有第三開口的第四抗蝕刻劑掩膜，使得所述第一層間介質層220對應于第一開口的區(qū)域裸露出來，所述第二層間介質層221對應于第三開口的區(qū)域裸露出來。

進一步地，對所述半導體襯底210第一表面的第一層間介質層220和第二表面的第二層間介質層221分別進行圖案化處理，在本實施例中，采用干法蝕刻工藝對所述半導體襯底210第一表面的第一層間介質層220和第二表面的第二層間介質層221分別進行蝕刻，形成具有第一開口的第一層間介質層220和具有第三開口的第二層間介質層221，所述半導體襯底210有源區(qū)經由所述第一開口和第三開口部分裸露在外，所述裸露在外的半導體襯底210有源區(qū)分別為第一電極接觸區(qū)和第二電極接觸區(qū)。最后，去除第二抗蝕刻劑掩膜和第四抗蝕刻劑掩膜。

需要強調的是，對所述第二層間介質層221進行圖案化處理，即對所述第二層間介質層221進行蝕刻操作，可在對所述第一層間介質層220進行圖案化處理之前進行，也可以在完成第一面電極的制作后進行，也可在上述兩者之間進行，此項工藝的具體實施順序不應作為對本發(fā)明的限制。

接下來，在第一層間介質層220表面涂布抗蝕刻劑，形成第一抗蝕刻劑掩膜230，并使用單側光源對第一抗蝕刻劑掩膜230進行曝光顯影，采用恒定曝光能量，即光強和波長不變的紫外光，在所述第一抗蝕刻劑掩膜230形成側壁陡直的第二開口，形成具有第二開口的第一抗蝕刻劑掩膜230，且所述第一抗蝕刻劑掩膜230具有第二厚度。所述第二開口與所述第一開口連通形成第一層疊開口，所述第二開口大于所述第一開口，所述第一開口經由所述第二開口完全裸露在外，且部分第一層間介質層220表面沒有所述第一抗蝕刻劑掩膜230的覆蓋，裸露在外。

進一步地，如圖2b所示，在所述第一抗蝕刻劑掩膜230上方形成第一導體層，所述第一導體層具有第三厚度，優(yōu)選地，所述第三厚度小于所述第一厚度和所述第二厚度之和，且所述第三厚度大于所述第一厚度。

其中，所述第一導體層包括第一部分240和第二部分241，所述第一導體層的第一部分240覆蓋在所述第一抗蝕刻劑掩膜230表面，所述第一導體層的第二部分241填充所述第一層疊開口。由于所述第二開口寬度大于所述第一開口，所述第三厚度小于所述第一厚度和所述第二厚度之和且大于所述第一厚度，因而所述第一導體層的第二部分241不僅填充所述第一開口，而且在所述第一層間介質層220上橫向延伸，填充部分第二開口，且所述第一導體層的第二部分241的上表面低于所述第一抗蝕刻劑掩膜230的上表面。

進一步地，去除第一抗蝕刻劑掩膜230。在去除第一抗蝕刻劑掩膜230的同時，由于所述第一導體層的第一部分240形成于所述第一抗蝕刻劑掩膜230表面，所述第一導體層的第一部分240一同被去除，所述第一導體層的第二部分241被保留。

完成去除第一抗蝕刻劑掩膜230這一操作后的截面圖可參考圖2c，如圖2c所示，所述第一導體層的第二部分241為所述半導體襯底210的第一面電極。

進一步地，如圖2d所示，在所述半導體襯底210第二表面形成第二面電極，所述半導體襯底210第二面電極的制作方法與上文所述第一面電極的制作方法相同，此處不再重復敘述。

最后得到的具有雙面電極的半導體器件可參考圖2e。

在本發(fā)明的第一實施例中，由于在對所述半導體襯底第二表面上形成的第二導體層的第一部分進行去除時，不需要采用強酸或強堿等化學試劑進行蝕刻處理，因而不會對半導體襯底第一表面已經制作好的第一面電極造成損壞。

本發(fā)明第二實施例提供了一種半導體器件的電極制作方法，可參考圖3a至3e，圖3a至3e示出本發(fā)明第二實施例的半導體器件的電極制作方法不同階段的截面圖。

如圖3a所示，首先提供一半導體襯底310，所述半導體襯底310例如為Si片。

優(yōu)選地，在所述半導體襯底310第一表面和第二表面同時形成第一層間介質層320和第二層間介質層321，且所述第一層間介質層320和第二層間介質層321具有第一厚度，所述第一層間介質層320和第二層間介質層321例如為SiO₂。其中，所述第二表面和所述第一表面相對。

接下來，在所述第一層間介質層320和第二層間介質層321表面涂布抗蝕刻劑，分別形成第二抗蝕刻劑掩膜和第四抗蝕刻劑掩膜，所述抗蝕刻劑例如為光刻膠。使用單側光源分別對所述半導體襯底310第一表面的第二抗蝕刻劑掩膜和第二表面的第四抗蝕刻劑掩膜進行曝光，形成具有第一開口的第二抗蝕刻劑掩膜和具有第三開口的第四抗蝕刻劑掩膜，使得所述第一層間介質層320對應于第一開口的區(qū)域裸露出來，所述第二層間介質層321對應于第三開口的區(qū)域裸露出來。進一步地，對所述半導體襯底310第一表面的第一層間介質層320和第二表面的第二層間介質層321進行圖案化處理，在本實施例中，采用干法蝕刻工藝對所述半導體襯底310第一表面的第一層間介質層320和第二表面的第二層間介質層321分別進行蝕刻，形成具有第一開口的第一層間介質層320和具有第三開口的第二層間介質層321，所述半導體襯底310有源區(qū)經由所述第一開口和第三開口部分裸露在外，所述裸露在外的半導體襯底310有源區(qū)分別為第一電極接觸區(qū)和第二電極接觸區(qū)。最后，去除第二抗蝕刻劑掩膜和第四抗蝕刻劑掩膜。

需要強調的是，對所述第二層間介質層321進行圖案化處理，即對所述第二層間介質層321進行蝕刻操作，可在對所述第一層間介質層320進行圖案化處理之前進行，也可以在完成第一面電極的制作后進行，也可在上述兩者之間進行，此項工藝的具體操作順序不應作為對本發(fā)明的限制。

接下來，在所述第一層間介質層320表面涂布抗蝕刻劑，形成第一抗蝕刻劑掩膜330，并使用單側光源對第一抗蝕刻劑掩膜330進行曝光顯影，采用隨時間遞增的曝光能量，即光強增大或波長減小的紫外光，由于曝光能量越來越大，則所述第一抗蝕刻劑掩膜330被曝光的越來越快，因而在所述第一抗蝕刻劑掩膜330形成隨深度拓展的第二開口，請參考圖3a，所述第一抗蝕刻劑掩膜330呈倒置的梯形結構，上大下小，所述第一抗蝕刻劑掩膜330具有第二厚度。所述第二開口與所述第一開口連通形成第一層疊開口。且所述第二開口大于所述第一開口，所述第一開口經由所述第二開口完全裸露在外，部分第一層間介質層320表面沒有所述第一抗蝕刻劑掩膜330的覆蓋，裸露在外。

進一步地，如圖3b所示，形成第一導體層，所述第一導體層具有第三厚度，優(yōu)選地，所述第三厚度小于所述第一厚度和所述第二厚度之和，且所述第三厚度大于所述第一厚度。

其中，所述第一導體層包括第一部分340和第二部分341，所述第一導體層的第一部分340覆蓋在所述第一抗蝕刻劑掩膜330表面，所述第一導體層的第二部分341填充所述第一層疊開口。由于所述第二開口寬度大于所述第一開口，所述第三厚度小于所述第一厚度和所述第二厚度之和且大于所述第一厚度，因而所述第一導體層的第二部分341不僅填充所述第一開口，而且在所述第一層間介質層320上橫向延伸，填充部分第二開口，且所述第一導體層的第二部分341的上表面低于所述第一抗蝕刻劑掩膜330的上表面。

進一步地，去除第一抗蝕刻劑掩膜330。在去除第一抗蝕刻劑掩膜330的同時，由于所述第一導體層的第一部分340形成于所述第一抗蝕刻劑掩膜330表面，所述第一導體層的第一部分340一同被去除，所述第一導體層的第二部分341被保留。

完成去除第一抗蝕刻劑掩膜330這一操作后的截面圖可參考圖3c，如圖3c所示，所述第一導體層的第二部分341為所述半導體襯底310的第一面電極。

進一步地，如圖3d所示，在所述半導體襯底310第二表面形成第二面電極，所述半導體襯底310第二面電極的制作方法與上文所述第一面電極的制作方法相同，此處不再重復敘述。

最后得到的具有雙面電極的半導體器件可參考圖3e。

在本發(fā)明的第二實施例中，由于在對所述半導體襯底第二表面上形成的第二導體層的第一部分進行去除時，不需要采用強酸或強堿等化學試劑進行蝕刻處理，因而不會對半導體襯底第一表面已經制作好的第一面電極造成損壞。

且由于采用隨時間遞增的曝光能量，請參考圖3b，在所述半導體襯底310的第一表面，在所述第一抗蝕刻劑掩膜330形成隨深度拓展的第二開口，所述第一抗蝕刻劑掩膜330呈倒置的梯形結構，上大下小，所述第一導體層的第二部分341和所述第一抗蝕刻劑掩膜330之間留有間隙，因而使得所述第一抗蝕刻劑掩膜330更容易被去除，類比地，在所述半導體襯底310的第二表面也可起到同樣的效果。

應當說明的是，在本文中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發(fā)明以及在本發(fā)明基礎上的修改使用。本發(fā)明僅受權利要求書及其全部范圍和等效物的限制。